IDT70V26S/L
高速16K ×16双口静态RAM
工业和商业温度范围
定时写周期第1号波形， R / W控制时序
(1,5,8)
t
WC
地址
t
HZ
OE
t
AW
CE
or
SEM
(9)
(7)
CE
or
SEM
(9)
t
AS
(6)
读/写
t
WZ
数据
OUT
(4)
(7)
t
WP
(2)
t
WR
(3)
t
OW
(4)
t
DW
数据
IN
t
DH
2945 DRW 08
定时写周期2号的波形，
CE， UB ， LB
时序控制
(1,5)
t
WC
地址
t
AW
CE
or
SEM
(9)
(6)
t
AS
UB
or
LB
(9)
t
EW
(2)
t
WR
(3)
读/写
t
DW
数据
IN
2945 DRW 09
t
DH
注意事项：
1. R / W或
CE
or
UB
和
LB
必须在所有的地址转换为高。
2.在重叠（ T A写操作
EW
或T
WP
）低
CE
并为存储器阵列中的低R / W写入周期。
3. t
WR
是从较早的测量
CE
或读/写（或
SEM
或R / W）变为高电平，以写周期的结束。
4.在这期间，在I / O引脚在输出状态和输入信号必须不被应用。
5.如果
CE
or
SEM
同时发生或R / W的低转换后低的跳变时，输出保持在高阻抗状态。
6.定时取决于哪个能信号被断言最后
CE
或读/写。
7.此参数由设备特性保证，但未经生产测试。过渡测量0mV从稳态与输出负载测试
（图2） 。
8.如果
OE
是在读/写控制的写入周期为低，写脉冲的宽度必须是吨的大
WP
或（T
WZ
+ t
DW
），以允许在I / O驱动器关闭和数据被放置在
总线用于所需吨
DW
。如果
OE
是在一个R / W控制的写周期高电平时，此要求不适和写脉冲可短至指定吨
WP
.
9.要访问的RAM ，
CE
= V
IL
和
SEM
= V
IH
。要访问信号量，
CE
= V
IH
和
SEM
= V
IL
. t
EW
必须满足任一条件。
6.42
9
