电气规格
表5-24 。 McBSP的开关特性
号
M1
M2
M3
M4
M5
M6
t
C（ CKRX ）
t
W（ CKRXH ）
t
W（ CKRXL ）
t
D（ CKRH - FRV ）
t
D（ CKXH - FXV ）
t
DIS （ CKXH - DXHZ ）
参数
周期时间， CLKR / X
脉冲持续时间， CLKR / X高
脉冲持续时间， CLKR / X低
延迟时间， CLKR高到内部FSR有效
延迟时间， CLKX高到内部FSX有效
禁止时间， CLKX高到DX高阻抗
下面最后一个数据位
延迟时间， CLKX高到DX有效。
这适用于所有的比特以外发送的第一个位。
M7
t
D（ CKXH - DXV ）
有效
DXENA = 0
CLKR / X INT
CLKR / X INT
CLKR / X INT
CLKR INT
CLKR分机
CLKX INT
CLKX分机
CLKX INT
CLKX分机
CLKX INT
CLKX分机
CLKX INT
延迟时间， CLKX高到DX
CLKX分机
CLKX INT
CLKX分机
CLKX INT
启用时间， CLKX高到DX
M8
t
EN （ CKXH - DX ）
只适用于第一位的数据DXENA = 1时发送
延迟1或2 （ XDATDLY = 01B或10B ）模式
延迟时间， FSX高到DX有效。
M9
t
D（ FXH - DXV ）
只适用于第一位的数据DXENA = 1时发送
延迟0 （ XDATDLY = 00B ）模式。
启用时间， FSX高到DX
M10
t
EN （ FXH - DX ）
驱动的
DXENA = 0
DXENA = 0
驱动的
DXENA = 0
CLKX分机
CLKX INT
CLKX分机
FSX INT
FSX分机
FSX INT
FSX分机
FSX INT
FSX分机
FSX INT
0
6
P
ns
0
6
P
P+6
5
9
2P+5
2P+9
ns
ns
VC5510-160
VC5510-200
民
2P
D1
§
C1
§
2
3
2
3
0
1
D+1
§
C+1
§
2
7
2
7
2
11
6
9
6
9
2P+6
2P+9
ns
ns
ns
最大
ns
ns
ns
ns
ns
单位
只适用于第一位的数据DXENA = 1时发送
延迟1或2 （ XDATDLY = 01B或10B ）模式
只适用于第一位的数据DXENA = 1时发送
FSX分机
P+6
延迟0 （ XDATDLY = 00B ）模式
极性位CLKRP = CLKXP = FSRP = FSXP = 0。如果任何的信号的极性反转，则该信号的定时参考文献是
也反转。
P = 1 / CPU时钟频率纳秒。例如，在200 MHz的运行部件时，使用P = 5纳秒。
§
T = CLKRX周期= （ 1 + CLKGDV ） * P
C = CLKRX低脉冲宽度= T / 2时， CLKGDV是奇数或零和= （ CLKGDV / 2 ） * P时CLKGDV是偶数
D = CLKRX高脉冲宽度= T / 2时CLKGDV是奇数还是零和= （ CLKGDV / 2 + 1） * P当CLKGDV是偶数
见
TMS320VC5501 / 5502 /五千五百零七分之五千五百零三/五千五百十分之五千五百○九DSP的多通道缓冲串行端口（ McBSP的）参考指南
（文献编号
SPRU592 ）为DX的描述使能（ DXENA ）和McBSP的数据延时功能。
72
SPRS076J
2000年6月 - 修订2004年7月
