IDT72V3686 / 72V3696 / 72V36106 3.3V CMOS三路BUS SyncFIFO
TM
具有总线匹配16,384 ×36× 2 ， 32768 ×36× 2 ， 65 ， 536 ×36
商业级温度范围
ORB为高（见表3） 。 FIFO的读端口B是独立于任何
并行端口A和端口C的操作。
数据被加载到FIFO2从C0 C17的输入上的低到高
CLKC的过渡时WENB为HIGH时， MBC为低，并且
FFC / IRC
是高
（见表4）。 FIFO的写端口C是独立于任何并发港
A和端口B的操作。
为建立和保持时间的限制
CSA
和W / RA对于CLKA
以及
CSB
关于CLKB是仅用于使写入和读出
操作和不相关的数据输出高阻抗的控制。
如果ENA为低电平期间的时钟周期中，任一
CSA
或W / RA可能改变状态
在该周期的设置和保持时间窗口。这也适用于
CSB
当RENB低。
当工作在FWFT模式的FIFO和输出Ready标志为低，
下一个字写入由自动发送到FIFO的输出寄存器
端口的时钟设置输出Ready标志HIGH低到高的转变。
当输出Ready标志为高，后续数据的时钟到输出
只有当使用选择读寄存器
CSA ，
W / RA ， ENA和MBA在港口
A或使用
公务员事务局，
RENB和MBB的端口B.
当工作在IDT标准模式在FIFO中，第一字将导致
空标志改变对阅读的第二低到高的过渡态
时钟。的数据字将不被自动发送到输出寄存器。相反，
驻留在FIFO的存储器阵列中的数据被计时到输出寄存器只
当利用选择读
CSA ，
W / RA ， ENA和MBA在端口A或使用
公务员事务局，
RENB和MBB的端口B.相关的写入和读出时序图
A口可以在图10和15相关的读写时序找到
图中的端口B和端口C ，具有总线匹配和尾段选择在一起
操作时，可以在图11中找到至14 。
回送（ LOOP ）
环回功能，提供端口A和被选中的设置
环
引脚拉低。当选择了循环特性，从FIFO2的输出数据将是
定向到FIFO1的数据输入。如果选择了循环和端口是设置为
通过W / RA引脚写操作为高，然后从FIFO2输出数据会
写入FIFO1 ，在CLKA每低到高的转变，提供了
CSA
为低电平且ENA为高电平。然而， FIFO2数据输出将不会被放在
输出端口A （ A0 - A35 ） 。如果端口A设置为读取操作通过W / RA
销为低，然后从FIFO2的输出数据将被写入到FIFO1上每
低到高CLKA的过渡，提供了
CSA
为低电平且ENA为高电平。还
FIFO2的数据将被输出到端口A （ A0 - A35 ） 。当
环
引脚为高电平，然后
A口工作在正常的方式。参考表2的输入设置的
河套功能。
河套操作将继续发生，只要FIFO1未满
和FIFO2不为空。如果循环序列中FIFO1已满，则
该继续的任何数据从FIFO2的读出，将仅被放置在
端口A （ A0 - A35 ）线， （前提是端口A设置为读操作） 。如果
一个循环序列中的FIFO2的变空，那么最后的字
FIFO2将继续移入FIFO1直到FIFO1已满或直到
回路功能被停止。在执行时，循环功能会很有用
系统调试和远程环回。参见图34和35环回
时序图。
表5
FIFO1标志的操作（ IDT标准和FWFT模式）
词FIFO存储器的数量
IDT72V3686
(3)
0
1到X1
（ X i + 1）至[ 16,384- （Y + 1）]
（ 16,384 - Y1 ） 16,383
16,384
IDT72V3696
(3)
0
1到X1
（ X i + 1）至[ 32,768- （Y + 1）]
（ 32,768 - Y1 ） 32,767
32,768
(1,2)
同步
到CLKB
IDT72V36106
(3)
0
1到X1
（ X i + 1）至[ 65,536- （Y + 1）]
（ 65536 Y1 ） 65,535
65,536
EFB / ORB
L
H
H
H
H
AEB
L
L
H
H
H
同步
到CLKA
AFA
H
H
H
L
L
FFA / IRA
H
H
H
H
L
注意事项：
1.当装载到空的FIFO的单词移动到输出寄存器，其先前的FIFO存储器位置是自由的。
2.数据输出寄存器不能算作在FIFO memory"一个"word 。因为在FWFT模式中，写入到一个空FIFO中的第一个字去未经请求到输出寄存器（没有读取操作
必要的话） ，它不包含在FIFO存储器计数。
3. X1是几乎空偏移使用FIFO1
自动包围曝光。
Y1是几乎完全抵消了使用FIFO1
AFA 。
无论X1和Y1期间FIFO1复位或A口编程选择。
4. ORB和IRA功能有效期间FWFT模式;该
EFB
和
FFA
功能活跃在IDT标准模式。
表6
FIFO2标志的操作（ IDT标准和FWFT模式）
词FIFO存储器的数量
IDT72V3686
(3)
0
1到X2
（ X 2 + 1）到[ 16,384- （Y + 1）]
（ 16,384 - Y2 ） 16,383
16,384
IDT72V3696
(3)
0
1到X2
（ X 2 + 1）到[ 32,768- （Y + 1）]
（ 32,768 - Y2 ） 32,767
32,768
(1,2)
同步
到CLKA
IDT72V36106
(3)
0
1到X2
（ X 2 + 1）到[ 65,536- （Y + 1）]
（ 65536 Y2 ） 65,535
65,536
EFA / ORA
L
H
H
H
H
AEA
L
L
H
H
H
同步
到CLKC
AFC
H
H
H
L
L
FFC / IRC
H
H
H
H
L
注意事项：
1.当装载到空的FIFO的单词移动到输出寄存器，其先前的FIFO存储器位置是自由的。
2.数据输出寄存器不能算作在FIFO memory"一个"word 。因为在FWFT模式中，写入到一个空FIFO中的第一个字去未经请求到输出寄存器（没有读取操作
必要的话） ，它不包含在FIFO存储器计数。
3. X2是几乎空偏移使用FIFO2
AEA 。
Y2是几乎完全抵消了使用FIFO2
AFC 。
无论X2和Y2期间FIFO2复位或A口编程选择。
4. ORA和IRC功能有效期间FWFT模式;该
全民教育
和
FFC
功能活跃在IDT标准模式。
14
