位置：首页 > IC型号导航 > 首字符U型号页 > 首字符U的型号第62页 > UPD70F3017AYF1-EA6 > UPD70F3017AYF1-EA6 PDF资料 > UPD70F3017AYF1-EA6 PDF资料1第40页
P
PD70F3017A ， 70F3017AY
I 2 C总线模式（
P
PD70F3017AY只）
2
(T
A
= -40 + 85°C ，V
DD
= 2.7 3.6 V ，V
SS
= 0 V)
参数
符号
普通模式
分钟。
SCL时钟频率
总线空闲时间（间
停止/启动条件）
保持时间
注1
高速模式
分钟。
0
1.3
马克斯。
400
–
单位
马克斯。
100
–
f
CLK
t
BUF
<70>
0
4.7
千赫
P
s
P
s
P
s
P
s
P
s
P
s
t
高清： STA
t
低
t
高
t
SU ： STA
<71>
<72>
<73>
<74>
4.0
4.7
4.0
4.7
–
–
–
–
0.6
1.3
0.6
0.6
–
–
–
–
SCL时钟低电平宽度
SCL时钟高电平宽度
用于启动/重新启动建立时间
条件
数据保持
时间
CBUS
兼容
主
我C模式
数据建立时间
SDA和SCL信号的上升
时间
SDA和SCL信号的下降
时间
停止条件的建立时间
每个电容负载
公交线路
2
t
高清： DAT
<75>
5.0
–
–
–
0
t
苏： DAT
t
R
<76>
<77>
注2
–
–
1,000
0
注2
0.9
注3
P
s
ns
ns
250
–
100
注4
–
注5
20 + 0.1Cb
300
t
F
<78>
–
300
20 + 0.1Cb
注5
300
ns
t
苏： STO
Cb
<79>
4.0
–
–
400
0.6
–
–
400
P
s
pF
注意事项1 。
在启动状态下，第一个时钟脉冲后的保持时间产生的。
2.
该系统需要最小的300纳秒，以占据内部保持时间的SDA信号
未定义区，在SCL的下降沿。
3.
如果系统不延伸SCL信号的低滞留时间（t
低
） ，只有最大数据保持时间
(t
高清： DAT
）需要满足。
2
2
4.
在高速模式下的IC总线可以在正常模式下的IC总线系统中使用。在这种情况下，设置
高速模式I
2
C总线，使之满足以下的条件。
x
如果系统没有延长SCL信号的低电平状态保持时间：
t
苏： DAT
t
250纳秒
x
如果系统扩展了SCL信号的低电平状态保持时间：
发送以下数据位到SDA线之前， SCL线释放（T
R最大。
+ t
苏： DAT
= 1,000 +
250 = 1250 NS ：普通模式我
2
C总线规范） 。
5.
CB ：一条总线的总电容（单位： pF）的
备注
的最高工作频率
P
PD70F3017AY为17兆赫。
40
数据表U14527EJ2V0DS00
