位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第238页 > PSD9342V15JIT > PSD9342V15JIT PDF资料 > PSD9342V15JIT PDF资料1第26页
PSD834F2V
页寄存器
8位的页寄存器增加的寻址
的MCU通过高达256倍的能力
该寄存器的内容也可以由读
MCU。页寄存器PGR0-输出（
PGR7 ）是输入到DPLD解码器，并且可以是
包含在部门选择（ FS0 - FS7 ，
CSBOOT0 - CSBOOT3 ）和SRAM选择（ RS0 ）
方程式。
图9.页寄存器
RESET
如果不需要内存分页，或者如果不是所有的8页
注册需要的内存分页位，然后
这些位可能在CPLD一般使用
逻辑。请参阅应用笔记
AN1154.
图9示出了页寄存器。八倒装
把触发电路中的寄存器都连接到内部
数据总线D0-D7 。 MCU可以写入或读出
从页寄存器。该页面注册即可
地址位置CSIOP + E0H访问。
D0
D1
D0 - D7
D2
D3
D4
D5
D6
读/写
D7
Q0
Q1
Q2
Q3
Q4
Q5
PGR0
PGR1
PGR2
PGR3
PGR4
PGR5
PGR6
DPLD
和
CPLD
国内
SELECTS
逻辑
Q6
PGR7
Q7
页面
注册
PLD
AI02871B
26/89
