位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第405页 > PSD934210JIT > PSD934210JIT PDF资料 > PSD934210JIT PDF资料1第48页
PSD834F2V
对于非复用8位总线模式中，地址显
的NAL （ A7 - A0）可用于端口B的地址超出
模式。
注意：不要开车带地址的地址信号
输出模式为外部存储设备，如果它是IN-
倾向于为MCU从外接设备引导
副。从PSD存储器，MCU必须先启动
所以指挥和控制寄存器位可以是
设置的。
地址在模式
对于MCU来说，有超过16个地址显
的NAL ，较高的地址可以被连接到
端口A ， B， C和D的地址输入即可
锁存输入宏单元（ IMC）被地址
频闪（ ALE / AS ， PD0 ） 。所包含的任何输入
在DPLD方程的SRAM ，或伯或
第二Flash存储器被认为是一个
地址输入。
数据端口模式
端口A可以作为一个微控制器的数据总线端口
与非复用地址/数据总线。该
数据端口连接到MCU的数据总线。
通用I / O功能被禁止在端口A ，如果
该端口被配置为一个数据端口。
外围I / O模式
外围I / O模式可用于对接
外围设备。在这种模式下，所有端口A的
用作三态，双向数据缓冲器
该MCU。外围I / O模式是通过设置启用
婷位7的虚拟机注册到1。图24
展示了如何端口A作为一个双向缓冲器
如果外围I / O模式是恩单片机的数据总线
体健。对于PSEL0和/或PSEL1一个公式必须
写在PSDabel 。该缓冲器是三态
当PSEL0或PSEL1不活跃。
JTAG在系统编程（ ISP ）
端口C的JTAG兼容，并且可用于在 -
系统编程（ ISP） 。您可以复用
图24.外设I / O模式
RD
PSEL0
PSEL
PSEL1
D0 - D7
数据总线
与端口C的其他功能JTAG操作
因为在系统编程（ ISP ）的而不去执行
形成正常的工作模式。如需更多信息
息的JTAG端口，请参阅标题部分
“编程在线使用JTAG串行接
terface “ ，第61页。
端口配置寄存器（ PCR ）
每个端口都有一组端口配置雷吉斯
TER值（PCR），用于配置。的内容
该寄存器可由单片机通过访问
正常的读/写总线周期的地址giv-
连接于表6表6中的地址是摘
集十六进制从CSIOP的基
注册。
端口的引脚可独立配置的，并
在寄存器中每个位控制其相应的引脚。
例如，位0在寄存器中是指位为0的
端口。这三个端口配置寄存器
（PCR） ，如表21所示，分别用于设置
端口配置。默认电状态
表21每个寄存器为00h 。
表21.端口配置寄存器（ PCR ）
注册名称
控制
方向
DRIVE SELECT
1
A，B
A，B ， C，D
A，B ， C，D
PORT
MCU访问
读/写
读/写
读/写
注： 1。请参阅表25为驱动器寄存器的位定义。
控制寄存器。
任何位复位为0 ，在控制
寄存器设置相应的端口引脚连接到单片机的I /
O模式，以及1套到地址输出模式。该
默认模式是MCU的I / O 。只有端口A和B具有
对应的控制寄存器。
VM寄存器位7
PA0 - PA7
WR
AI02886
48/89
