位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第405页 > PSD934210JIT > PSD934210JIT PDF资料 > PSD934210JIT PDF资料1第45页
PSD834F2V
I / O端口
有四个可编程的I / O端口：端口A，B ，
C和D的每一个端口的是8位，除了端口
D，它是3比特。每个端口引脚都可被单独用户
可配置的，从而使每多种功能
端口。该端口使用配置PSDsoft中EX-
按配置或由MCU写入到片
片内寄存器中的CSIOP空间。
在本节中讨论的主题包括：
s
通用端口架构
s
s
s
s
该引脚不再作其他用途。
除注明例外情况。
如图23所示，端口包含一个输出
多路转换器的选择信号是由驱动
在控制寄存器的配置位（端口A
和B只）和PSDsoft中快速配置。
输入到多路转换包括以下：
s
从数据输出寄存器输出的数据
s
s
s
地址锁存输出
宏单元CPLD输出
外围芯片的选择（ ECS0 - ECS2 ）
CPLD 。
端口工作模式
端口配置寄存器（ PCR ）
端口数据寄存器
各个端口的功能。
通用端口架构
在I / O端口模块的通用架构
在图23中各端口的架构如图
示于图25至图28，一般情况下，
一旦目的端口引脚被定义，
图23.通用I / O端口结构
端口数据缓冲器（ PDB ）是一个三态缓冲器
只允许一次一个源被读取。该
端口数据缓冲器（ PDB ）连接到内部
数据总线的反馈，并且可以由被读
MCU。数据输出和输出宏单元，方向
化和控制寄存器以及端口引脚输入的
所有连接到该端口的数据缓冲区（ PDB ） 。
数据输出
注册。
D
WR
地址
ALE
D
G
Q
Q
数据输出
地址
产量
MUX
端口引脚
宏单元输出
EXT CS
内部数据总线
读MUX
P
D
B
DATA IN
产量
SELECT
控制寄存器。
D
WR
DIR REG 。
D
WR
ENABLE乘积项（ .OE ）
输入
MACROCELL
CPLD -INPUT
AI02885
Q
启用离开
Q
45/89
