位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第35页 > PSD834210JIT > PSD834210JIT PDF资料 > PSD834210JIT PDF资料1第12页
PSD834F2V
引脚名称
针
TYPE
描述
这些引脚构成了A口，这些端口引脚都是可配置的，可以有以下几种
功能：
1. MCU I / O - 写入或从标准输出或输入端口读取。
2.宏单元CPLD （ McellAB0-7 ）输出。
3.输入到可编程逻辑器件。
4.锁存地址输出（见表5） 。
5.地址输入。例如PA0-3可以使用80C51XA时用于A0 -A3
在突发模式。
6.作为数据总线输入D0-D7用于非复用地址/数据总线的MCU 。
7. D0 / A16 - D3 / A19在M37702M2模式。
8.外设I / O模式。
注： PA0 - PA3只能输出CMOS信号与高压摆率的选项。不过，
PA4 - PA7可以配置为CMOS或漏极开路输出。
这些引脚组成端口B.这些端口引脚可配置的，可以有以下几种
功能：
1. MCU I / O - 写入或从标准输出或输入端口读取。
2.宏单元CPLD （ McellAB0-7或McellBC0-7 ）输出。
3.输入到可编程逻辑器件。
4.锁存地址输出（见表5） 。
注： PB0 - PB3只能输出CMOS信号与高压摆率的选项。不过，
PB4 - PB7可配置为CMOS或漏极开路输出。
PC0引脚端口C的这个端口引脚可被配置为具有以下功能：
1. MCU I / O - 写入或从标准输出或输入端口读取。
2.宏单元CPLD （ McellBC0 ）输出。
3.输入到可编程逻辑器件。
4. TMS输入
2
为JTAG串行接口。
此引脚可以配置为CMOS或开漏输出。
PC1脚端口C的这个端口引脚可被配置为具有以下功能：
1. MCU I / O - 写入或从标准输出或输入端口读取。
2.宏单元CPLD （ McellBC1 ）输出。
3.输入到可编程逻辑器件。
4. TCK输入
2
为JTAG串行接口。
此引脚可以配置为CMOS或开漏输出。
PC2针端口C的这个端口引脚可被配置为具有以下功能：
1. MCU I / O - 写入或从标准输出或输入端口读取。
2.宏单元CPLD （ McellBC2 ）输出。
3.输入到可编程逻辑器件。
4. VSTBY - SRAM待机电压输入的SRAM备用电池。
此引脚可以配置为CMOS或开漏输出。
PC3针端口C的这个端口引脚可被配置为具有以下功能：
1. MCU I / O - 写入或从标准输出或输入端口读取。
2.宏单元CPLD （ McellBC3 ）输出。
3.输入到可编程逻辑器件。
4. TSTAT输出
2
为JTAG串行接口。
5.就绪/忙输出并联在系统编程（ ISP） 。
此引脚可以配置为CMOS或开漏输出。
PC4引脚端口C的这个端口引脚可被配置为具有以下功能：
1. MCU I / O - 写入或从标准输出或输入端口读取。
2.宏单元CPLD （ McellBC4 ）输出。
3.输入到可编程逻辑器件。
4. TERR输出
2
为JTAG串行接口。
5.电池指示灯（ VBATON ） 。变高时，功率被从拉
外接电池。
此引脚可以配置为CMOS或开漏输出。
PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
29
28
27
25
24
23
22
21
I / O
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
7
6
5
4
3
2
52
51
I / O
PC0
20
I / O
PC1
19
I / O
PC2
18
I / O
PC3
17
I / O
PC4
14
I / O
12/89
