K4S641632C
设备操作
时钟（CLK）
时钟输入作为所有SDRAM的操作参考
系统蒸发散。所有的操作是同步的正向边沿
时钟。时钟转换必须是单调的
V
IL
和V
IH
。在操作过程中与CKE高所有输入都是
假定是在一个有效的状态的持续时间（低或高）
建立和保持时间全天候的，以便正沿
运作良好Q表演，我
CC
特定连接的阳离子。
CMOS SDRAM
地址输入（ A0 A11 ）
：当X 4
的22个地址位的解码需要的4194304字
位置被复用到12的地址输入引脚（A
0
~ A
11
).
12位行地址与RAS和BA沿锁存
0
~
BA
1
银行在激活命令。 10位列
地址与CAS ， WE和BA沿锁存
0
BA
1
能很好地协同
ING读或写命令。
时钟使能（ CKE ）
时钟使能（CKE ）栅极的时钟到SDRAM中。如果CKE
变为低电平同步时钟（建立时间和保持时间是任何─
同其它输入） ，内部时钟是从暂停
在下一个时钟周期和输出的状态和突发地址是fro-
禅只要所述CKE保持为低。所有其他输入将被忽略
从下一个时钟周期之后CKE变低。当所有银行
处于空闲状态和CKE变低同步于时钟
SDRAM中从下一个时钟进入省电模式
周期。在SDRAM保持在掉电模式忽视
其他的输入，只要CKE仍然很低。掉电
出口是同步的内部时钟被暂停。当
CKE变高，至少"1CLK + T
SS
"高边沿前
时钟，然后对SDRAM变为从相同的活性
时钟边沿接受所有输入的命令。
：当X 8
21个地址位的解码需要的2097152字
位置被复用到12的地址输入引脚（A
0
~ A
11
).
12位行地址与RAS和BA沿锁存
0
~
BA
1
银行在激活命令。 9位地址栏
随着CAS ， WE和BA被锁定
0
BA
1
在读或
写命令。
：当X 16
的20个地址位的解码需要的1048576字
位置被复用到12的地址输入引脚（A
0
~ A
11
).
12位行地址与RAS和BA沿锁存
0
~
BA
1
银行在激活命令。 8位地址栏
随着CAS ， WE和BA被锁定
0
BA
1
在读或
写命令。
BANK地址（ BA0 BA1 ）
：当X 4
该SDRAM组织成四个独立的银行
4194304字×4位的存储器阵列。广管局
0
BA
1
输入
被锁定在RAS和CAS的断言的时间来选择
要用于该操作的银行。银行地址BA
0
BA
1
被锁在银行的活跃，读，写，模式寄存器设置
和预充电操作。
NOP和设备取消
当RAS ， CAS和WE高， SDRAM不执行
操作（NOP ） 。 NOP不启动任何新的行动，但
需要完成需要多于赎罪操作
GLE时钟周期如银行激活，突发读取，自动刷新，等等。
该器件取消也是一个NOP ，由断言进入
CS高。 CS为高电平禁用指令译码器，使RAS ，
CAS ，我们和所有的地址输入被忽略。
：当X 8
该SDRAM组织成四个独立的银行
2,097,152字× 8位的存储阵列。广管局
0
BA
1
输入
被锁定在RAS和CAS的断言的时间来选择
要用于该操作的银行。银行地址BA
0
BA
1
被锁在银行的活跃，读，写，模式寄存器设置
和预充电操作。
上电
1.接通电源并启动时钟，试图维持CKE = "H" ，
DQM = "H"以及其他引脚的NOP条件的
输入。
2.保持稳定的电源，稳定的时钟和NOP输入条件
为最小为200us的。
3.发出预充电命令的设备的所有银行。
4.第2期以上的自动刷新命令。
5.发行模式寄存器设置命令初始化模式
注册。
4 & 5比照）序列是不分先后顺序。
：当X 16
该SDRAM组织成四个独立的银行
1,048,576字×16位的存储器阵列。广管局
0
BA
1
输入
被锁定在RAS和CAS的断言的时间来选择
要用于该操作的银行。银行地址BA
0
BA
1
被锁在银行的活跃，读，写，模式寄存器设置
和预充电操作。
该设备现在可以正常运行。
电子
