位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第3069页 > M381L2923BTM-CCC > M381L2923BTM-CCC PDF资料 > M381L2923BTM-CCC PDF资料1第18页
256MB ， 512MB ， 1GB无缓冲DIMM
14.0组件的注意事项
DDR SDRAM
1.所有电压参考VSS 。
2.在测量交流时间，国际直拨电话，以及电气，交流和直流性能，可在标称参考/电源电压电平进行，但相关试样
fications和设备操作，保证所指定的全电压范围。
3.图1表示在定义的部分的相关的定时参数所使用的定时基准负荷。它不旨在是任一个精确REP-
典型的系统环境的resentation也不实际负载由一个生产测试器呈现的描述。系统设计人员将使用IBIS或
其他的仿真工具关联的定时基准负荷的系统环境。制造商将关联到他们的生产试验条件
（一般的同轴传输线端接在测试电子器件） 。
VDDQ
50
产量
（VOUT ）
30pF
图1 ：时序参考负载
4. AC时序和IDD测试可以使用VIL高至1.5 V在测试环境中VIH如火如荼，但输入时序仍然被引用至VREF （或横
荷兰国际集团点CK / CK ） ，和参数规格都保证在正常使用条件下，指定的交流输入电平。最小回转
率的输入信号是在VIL （交流）和VIH （交流）之间的范围为1伏/毫微秒。
5.交流和直流输入电平规格如SSTL_2标准（即接收器将有效地转换为信号交叉的结果定义
交流输入电平，并将只要信号不回铃上（下）直流输入低（高）水平保持原先的状态。
6.输入无法识别的有效期至VREF稳定。例外：在此期间前VREF稳定， CKE
≤
0.2VDDQ是公认的低。
7.启用on.chip刷新和地址计数器。
8. IDD规格测试后，该设备已正确初始化。
9. CK / CK输入参考电平（参照CK / CK的定时）是在该点CK和CK交叉;对于其他的信号输入参考电平
比CK / CK ，是VREF 。
10.输出时序参考电压电平是VTT 。
11.太赫兹和TLZ跃迁发生在相同的访问时间窗作为有效数据的转换。这些参数没有被引用到一个特定的电压
的水平，但如果指定的设备输出不再驾驶（ HZ ） ，或开始驾驶（ LZ ） 。
12.最大限制这个参数不是一个设备的限制。该装置将使用此参数的更大的价值，但SYS TEM的性能
（总线周转）将相应降低。
13.具体要求是， DQS有效（高，低，或在上一个有效过渡某些点）上或该CK边缘之前。一个有效的过渡
定义为单调的，并满足该设备的输入端电压变化率规范。当没有被写入ously PREVI正在进行的总线上， DQS会
被陈德良sitioning从高Z到逻辑低电平。如果先前的写正在进行中， DQS可以是高，低，或从高电平转换到低电平，在此
时间根据tDQSS 。
14.最多八个自动刷新命令可以发布到任何给定的DDR SDRAM器件。
15.对于命令/地址输入转换率
≥
1.0 V / ns的
16.命令/地址输入转换率
≥
0.5 V / ns的和
＆ LT ;
1.0 V / ns的
17. CK & CK摆率
≥
1.0 V / ns的
18.这些参数保证设备定时，但它们不必在每台设备上进行测试。它们可以通过设备的设计或测试保证
相关性。
19.压摆率测量VOH （ AC）和VOL （ AC）之间。
20.敏（ TCL，总胆固醇），指的是实际的时钟为低的时间中的较小者作为提供给该设备的实际时钟高时（即该值可以大于
的比TCL和TCH）的最小规格限制.....例如， TCL和总胆固醇是一段= 50 ％，不到半周期抖动（ tJIT （ HP ） ）
时钟源，而较少由于串扰的半周期抖动（ tJIT （串扰） ）进入时钟痕迹。
21. tQH = THP - TQHS ，其中：
THP =最小半个时钟周期对于任何给定的周期，由时钟高或低时钟（TCH ， TCL ）定义。 TQHS占1）的脉冲持续时间显示
片上时钟电路的失真;和2）的最坏情况的顶出的DQS在一个tansition接着最坏的情况下的拉入DQ的上下一跃迁
化，这两者都是，分别，由于数据引脚歪斜和输出模式的影响，并且向输出驱动器的n沟道型变异P沟道。
22. TDQSQ - 包含数据引脚歪斜和输出模式的影响，并且向输出驱动器对任何给定周期的n沟道型的变化的p沟道。
23. tDAL = （ tWR的/ TCK ） + （TRP / TCK ）
对于上述各方面的，如果不是已经整数，舍入到下一个最高的整数。例如：对于DDR266B在CL = 2.5和TCK = 7.5ns tDAL = （ 15
纳秒/ 7.5纳秒） +（ 20纳秒/ 7.5ns ）=（ 2） +（3） tDAL = 5个时钟
修订版1.1 2005年6月
