LTC2424/LTC2428
应用信息
其中， CSADC检测EOC = 0。这之后仍低
情况是很容易通过增加一个外部10k的避免上拉
电阻到SCK引脚。
数字信号电平
的LTC2424 / LTC2428的数字接口是易于使用的。
它的数字量输入（F
O
， CSADC ， CSMUX ， CLK ，D
IN
和SCK
在经营外部SCK模式）接受标准TTL /
CMOS逻辑电平，并能忍受的边缘速率慢，
为100μs 。然而，一些注意事项必须采取
利用出色的精度和低电源电流。
数字输出信号（ SDO和SCK在内部SCK
操作）的方式是以下的关注，因为它们是
在转换的状态不是一般的活跃。
为了保护LTC2424 / LTC2428的准确度，
最小化接地路径是很重要的阻抗
这可能出现在与输入串联ANCE和/或
参考信号，并减少其可流动的电流
通过此路径。该ZS
SET
引脚（引脚6 ）应CON
直接，连接到该信号接地。
在转换状态下的电源电流
应保持在最低限度。这是通过restrict-实现
荷兰国际集团的数字信号转变的发生数
在这个期间。
而数字输入信号是在0.5V至（Ⅴ
CC
– 0.5V)
范围内时， CMOS输入接收机绘制额外的电流
从电源。应当指出的是，当任何
数字输入信号中的一个（F
O
， CSADC ， CSMUX ，D
IN
,
CLK和SCK在经营外部SCK模式）内
该范围内， LTC2424 / LTC2428电源电流
如果有问题的信号是在一个有效的逻辑可能会增加连
的水平。用于微操作，并为了减少
由于额外的接地引脚电流的潜在错误，
因此建议以驱动所有的数字输入信号，以满
CMOS电平[V
IL
< 0.4V和V
OH
> （V
CC
– 0.4V)].
严重的接地引脚电流的干扰，也可能发生
由于快速的数字输入信号中的下冲。理解
射击和超调可能会发生，因为阻抗的
ANCE失配在转换销时的过渡
外部控制信号的时间小于两倍的
传播延迟从驱动器到LTC2424 / LTC2428 。
作为参考，在常规FR-4板，信号propaga-
化速度约为183ps /英寸为内部
跟踪和170ps /英寸的表面痕迹。因此，驱动器
产生具有最小变换的控制信号
为1ns的时间必须被连接到转换器销
通过跟踪超过2.5英寸的较短。这个问题
变得特别困难的共享时，控制线
的使用和可能发生多次反射。该解决方案
是仔细终止所有输电线路接近
其特征阻抗。
并联终端附近的LTC2424 / LTC2428输入
引脚将解决这个问题，但会增加司机
功耗。 27Ω和56Ω之间的串联电阻
放置在靠近驾驶员或附近的LTC2424 / LTC2428销
也将消除，无需额外电源这个问题
耗散。实际电阻值取决于
走线阻抗和连接拓扑。
驱动输入和参考
模拟输入和典型的Δ-Σ参考
模拟 - 数字转换器被施加到一个交换钙
pacitor网络。该网络由电容开关
模拟输入之间荷兰国际集团（ ADCIN ） ，ZS
SET
（引脚6）
参考（ FS
SET
） 。结果是小电流尖峰
看到在两个ADCIN和V
REF
。一个简化的输入等效
电路示于图18 。
关键要理解这个动态输入的效果
电流是根据一个简单的一阶RC时间常数
模型。使用内部振荡器时，内部切换
该LTC2424 / LTC2428的电容网络主频
153,600Hz对应于一个6.5μs采样周期。
每次十四个时间常数，需要电容
被切换，以达到1ppm的稳定精度。
因此，等效时间常数在V
IN
和V
REF
应小于6.5μs / 14 = 460ns ，以实现
1PPM精度。
输入电流（V
IN
)
如果发生输入，转换重新完整的建立
sults不会受到动态输入电流。如果
沉降是不完整的，它不降低线性
该装置的性能。它只是导致偏移/
U
W
U
U
21
