LTC2436-1
应用S我FOR ATIO
模拟输入范围
–0.5V
REF
到0.5V
REF
CS
SDO
18位
EOC
17位
CH0/CH1
16位
SIG
SCK
（内部）
转变
数据输出
转变
24361 F11
图11.内部串行时钟，连续运行
在转换时， SCK和串行数据输出
引脚（ SDO ）高（ EOC = 1 ） 。一旦转换
完成后， SCK和SDO变为低电平（ EOC = 0 ）表示
转换已完成，设备已进入
数据输出状态。该数据输出周期的开始的
第一个上升SCK边缘和结束后的第19上升
边缘。数据被移出SDO引脚上的每一个下降沿
在SCK的。内部产生串行时钟输出
在SCK引脚。这个信号可以被用于移
转换结果的外部电路。 EOC可
锁定在SCK的第一个科幻上升沿和的最后一位
转换结果可在19个瑞星被锁定
SCK的边缘。后19个上升沿， SDO变高
（ EOC = 1 ），表示一个新的转换正在进行中。 SCK
仍然是在转换过程中为高。
保持转换器的精度
该LTC2436-1的目的是减少，尽可能
转换结果的敏感性设备解耦，
PCB布局，抗锯齿电路，线路频率扰动
系统蒸发散等。然而，为了保持
这部分的精度能力，一些简单的预防措施
是理想的。
18
U
2.7V至5.5V
1F
1
2
3
4
5
6
7
V
CC
REF
+
REF
–
CH0
+
W
U U
F
O
14
LTC2436-1
13
12
11
- 外部时钟源
=内部OSC /同时
为50Hz / 60Hz抑制
参考
电压
0.1V至V
CC
SCK
SDO
CS
2-WIRE
接口
CH0
–
CH1
+
CH1
–
GND
8, 9, 10, 15, 16
15位
最高位
14位
13位
第2位
第1位
位0
最低位
数字信号电平
该LTC2436-1的数字接口是易于使用的。其数字
输入（F
O
， CS和SCK在经营外部SCK模式）
接受标准TTL / CMOS逻辑电平，内部
滞后的接收器可以容忍的边缘速率慢，
为100μs 。然而，一些注意事项必须采取
优势出色的精度和较低的供应
目前这种转换器。
数字输出信号（ SDO和SCK在内部SCK
操作）的方式是以下的关注，因为它们是
在转换的状态不是一般的活跃。
而数字输入信号的范围是从0.5V到
(V
CC
- 0.5V ）时， CMOS输入接收机绘制附加
电流从电源。但是应当指出的是，
当数字输入信号（F任一项
O
， CS和SCK
在外部SCK操作方式）在该范围内，则
LTC2436-1电源电流可能增加，即使
在质询信号为有效逻辑电平。对于微
操作时，建议以驱动所有的数字输入
信号到全CMOS电平[V
IL
< 0.4V和V
OH
＆ GT ;
(V
CC
– 0.4V)].
24361f
