LTC2436-1
应用S我FOR ATIO
串行数据输出引脚（ SDO ）为Hi -Z只要是CS
HIGH 。在转换期间的任何时间， CS可以是
为了监视转换器的状态拉低。
当CS被拉低， EOC输出到SDO引脚。
EOC = 1，而转换过程中和EOC = 0，如果
设备处于休眠状态。在CS为高电平时，器件
自动进入一旦低功耗睡眠状态
转换完成。
当设备处于睡眠状态（EOC = 0），其
转换的结果是在一个内部静态移位寄存器举行
之三。数据被移出SDO引脚上的每个下降沿
SCK 。这使外部电路锁存输出端上
SCK的上升沿。 EOC可以在第一锁存
SCK的上升沿和转换结果的最后一位
可以锁定在SCK的第19个上升沿。 19日
SCK的下降沿，该装置开始一次新的转换。
2.7V至5.5V
1F
1
2
3
4
5
模拟输入范围
–0.5V
REF
到0.5V
REF
6
7
CS
测试EOC
测试EOC
位0
SDO
EOC
高阻
高阻
高阻
SCK
（外部）
睡觉
数据
产量
转变
睡觉
数据输出
睡觉
转变
24361 F07
测试EOC （可选）
图7.外部串行时钟，减少了数据输出长度
14
U
SDO变高（ EOC = 1 ），表示转换时，
进展情况。
在数据周期的结束时， CS可以保持低
和EOC监控为转换结束的中断。
另外， CS可驱动高设置SDO为Hi -Z 。
如上所述， CS可以在任何时候被拉低
命令来监视转换状态。
通常情况下， CS中的数据输出状态仍然很低。
然而，数据输出状态可以通过拉动被中止
CS HIGH随时随地的第一个上升沿和
SCK的第19下降沿，参见图7.在上升沿
连拍的，该装置将中止该数据输出状态和二份
diately启动一个新的转换。这是为abort-有用
荷兰国际集团是无效的转换周期或同步启动
的转化。
V
CC
REF
+
REF
–
CH0
+
CH0
–
CH1
+
CH1
–
GND
8, 9, 10, 15, 16
SCK
SDO
CS
13
12
11
3-WIRE
SPI接口
F
O
14
LTC2436-1
- 外部时钟源
=内部OSC /同时
为50Hz / 60Hz抑制
参考
电压
0.1V至V
CC
18位
EOC
17位
CH0/CH1
16位
SIG
15位
最高位
高阻
14位
第5位
4位
24361f
W
U U
