LT1161
单操作
该LT1161 GATE引脚有两种状态， OFF和ON 。在
关机状态下也保持为低电平，而在接通状态被抽
到12V以上的电源由一个自包含750kHz的电荷
泵。关断状态被激活时或者在输入引脚
低于1.4V或定时器引脚电压低于3V 。相反，对于
在ON状态下被激活，输入和计时器销
必须高于其阈值。
如果不打开，输入引脚保持低电平由75K电阻，而
定时器引脚通过一个14μA上拉举行3V以上二极管压降
电流源。因此，定时器引脚自动重新
绿党到ON状态，受输入也为高。
输入有大约200mV的滞后。
SENSE引脚通常连接到电源的漏
MOSFET ，它返回通过一个低价值感流失
电阻提供。当栅极为ON并且MOSFET
漏电流超过以产生所需要的电平
跨越漏极感测电阻器65mV下降，则感
比较器激活一个下拉NPN从而迅速拉
TIMER引脚低于3V 。这又使计时器
比较器来覆盖输入引脚和激活门
引脚关断状态，从而保护功率MOSFET 。为了
用于检测比较准确地感测MOSFET的
漏电流， LT1161电源引脚必须连接
直接的漏感电阻积极的一面。
应用信息
输入/电源定序
没有输入/电源排序要求
该LT1161 。该输入可被吸收到15V的
电源在0V 。当电源接通时与输入
高， MOSFET的导通将被禁止，直到时机
电容充电至3V （即一个启动周期） 。该
两个V
+
销（ 11 ， 20），必须始终连接到每个
等。
隔离输入
运行在恶劣的环境中，可能需要隔离
防止破坏性控制逻辑地瞬变。
该LT1161可轻易地以低成本的光隔离器。
在图3所示的网络确保了输入将
上述2V被拉出，但不超过最大绝对
逻辑
GND
动力
地
U
W
U
U
U
（每个通道，请参阅功能框图）
当MOSFET的栅极电压小于1.4V时，定时器
销被释放。那么14μA电流源缓慢
充电定时电容回3V当电荷
泵再次启动，带动门引脚为高电平。如果故障依旧
存在，如短路时，检测比较
门槛将再次突破和定时器周期将
重复，直到故障被清除（见图2） 。
关闭
输入
正常
过电流
正常
12V
V
+
门
0V
3V
定时器
0V
1161 F02
图2.时序图
评级，对于12V的电源电压至48V在整个
温度范围。为了保持断开状态，则
光必须比暗电流20μA （泄漏）少
热议。
12V至48V
100k
逻辑
输入
2k
1/4 NEC PS2501-4
IN
51k
LT1161
GND
GND
1161 F03
图3.隔离的输入
5
