集成
电路
系统公司
ICS950910
字节17 ：输出分频器控制寄存器
位
碧T 7
碧T 6
碧吨5
碧吨4
双T第3
双向吨2
双向吨1
双向吨0
名字
AGP_INV
版权所有
CPU_INV
CPU_INV
PWD
0
0
0
0
描述
AGP相位反转位
版权所有
CPU T / C相逆位
CPUT / C_CS相位反转位
PCI股利3
PCI 2区
PCI股利1
PCI股利0
1
0
0
1
PCI时钟分频比可以通过这4位配置
个别。对于分频器选择表参照表2 。
默认情况下，在加电时被锁存FS分。
表1
表2
格（ 3：2）
DIV （ 1 ： 0 ）
00
01
10
11
00
/2
/3
/5
/7
01
/4
/6
/10
/14
10
/8
/12
/20
/28
11
/16
/24
/40
/56
格（ 3：2）
DIV （ 1 ： 0 ）
00
01
10
11
00
/4
/3
/5
/9
01
/8
/6
/10
/18
10
/16
/12
/20
/36
11
/32
/24
/40
/72
字节18 ：组斜控制寄存器
位
碧T 7
碧T 6
碧吨5
碧吨4
双T第3
双向吨2
双向吨1
双向吨0
名字
CPUCLKT / C_CS
集团倾斜
控制
CPUCLKT / C
集团倾斜
控制
AGPCLK
集团倾斜
控制
版权所有
版权所有
PWD
1
0
1
0
1
0
X
X
描述
这些2比特延迟CPUCLKT / C_CS相对于
CPUCLKT / C
00 = 0PS 01 = 250PS 10 = 500PS 11 = 750ps
这些2比特延迟CPUCLKT / C的时钟相对于
CPUCLKT / C_CS
00 = 0PS 01 = 250PS 10 = 500PS 11 = 750ps
这2位延迟AGPCLK时钟相对于CPUCLK
00 = 0PS 01 = 250PS 10 = 500PS 11 = 750ps
版权所有
版权所有
字节19 ：组斜控制寄存器
位
碧T 7
碧T 6
碧吨5
碧吨4
双T第3
双向吨2
双向吨1
双向吨0
0735A—03/18/04
名字
版权所有
PCICLK （ 5:0）
集团倾斜
控制
PWD
描述
1
0
版权所有
0
0
1
这些4位可以在CPU改变到PCI （ 5:0）从1.4ns歪斜 -
0
2.9ns 。默认情况下，在上电是 - 为2.5ns 。每个二进制增量或
位的递减（ 3 ： 0 ）会增加或减少的延迟
0
PCI时钟由100ps的。
0
11
