集成
电路
系统公司
ICS94201
可编程系统频率发生器为PII / III
推荐应用：
810 / 810E和索拉诺（ 815 ）型芯片组
输出特点：
2 - 处理器@ 2.5V
13 - SDRAM的3.3V @
3 - 3V66 @ 3.3V
8 - PCI 3.3V @
1 - 24 / 48MHz的@ 3.3V
1 - 为48MHz @ 3.3V固定
1 - REF @ 3.3V ， 14.318MHz
产品特点：
可编程输出中的频率。
可编程输出中的上升/下降时间为PCI
和SDRAM时钟。
可编程3V66到PCI歪斜。
扩频电磁干扰控制
可编程扩频百分比。
看门狗定时器技术来重置系统
如果超频导致故障。
通过PD ＃支持电源管理。
使用外部14.318MHz晶振。
FS管脚的频率选择
关键的特定连接的阳离子：
CPU输出抖动： <250ps
IOAPIC输出抖动： <500ps
为48MHz ， 3V66 ， PCI输出抖动： <500ps
CPU输出偏斜： <175ps
PCI输出偏斜： <500ps
3V66输出偏斜<175ps
对于组歪斜定时，请参考
组时序关系表。
VDDref
X1
X2
GNDREF
GND3V66
3V66-0
3V66-1
3V66-2
VDD3V66
VDDpci
1
*(FS0)PCICLK0
1
*(FS1)PCICLK1
1
*(SEL24_48#)PCICLK2
GNDPCI
PCICLK3
PCICLK4
PCICLK5
VDDpci
PCICLK6
PCICLK7
GNDPCI
PD ＃
SCLK
SDATA
VDDSDR
SDRAM11
SDRAM10
GNDSDR
引脚配置
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF0(FS4)*
VddLAPIC
IOAPIC
VddLCPU
CPUCLK0
CPUCLK1
GNDLCPU
GNDSDR
SDRAM0
SDRAM1
SDRAM2
VDDSDR
SDRAM3
SDRAM4
SDRAM5
GNDSDR
SDRAM6
SDRAM7
SDRAM_F
VDDSDR
GND48
24_48MHz(FS2)*
1
48MHz(FS3)*
VDD48
VDDSDR
SDRAM8
SDRAM9
GNDSDR
1
56引脚300密耳SSOP
1.这些引脚将有1.5至2倍驱动强度。
* 120K欧姆的上拉至VDD上注明的投入。
框图
PLL2
/2
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
48MHz
24_48MHz
ICS94201
REF0
中央处理器
Divder
2
CPUCLK [1 ：0]的
SDRAM
Divder
12
SDRAM的[11：0 ]
SDRAM_F
FS [ 4：0]
PD ＃
SEL24_48#
SDATA
SCLK
控制
逻辑
CONFIG 。
注册。
IOAPIC
Divder
IOAPIC
PCI
Divder
8
PCICLK [7 ：0]的
3V66
Divder
3
3V66 [2:0]
94201版本A - 01年5月24日
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
