集成
电路
系统公司
ICS94201
可编程系统频率发生器为PII / III
推荐应用：
810 / 810E和索拉诺（ 815 ）型芯片组
输出特点：
2 - 处理器@ 2.5V
13 - SDRAM的3.3V @
3 - 3V66 @ 3.3V
8 - PCI 3.3V @
1 - 24 / 48MHz的@ 3.3V
1 - 为48MHz @ 3.3V固定
1 - REF @ 3.3V ， 14.318MHz
产品特点：
可编程输出中的频率。
可编程输出中的上升/下降时间为PCI
和SDRAM时钟。
可编程3V66到PCI歪斜。
扩频电磁干扰控制
可编程扩频百分比。
看门狗定时器技术来重置系统
如果超频导致故障。
通过PD ＃支持电源管理。
使用外部14.318MHz晶振。
FS管脚的频率选择
关键的特定连接的阳离子：
CPU输出抖动： <250ps
IOAPIC输出抖动： <500ps
为48MHz ， 3V66 ， PCI输出抖动： <500ps
CPU输出偏斜： <175ps
PCI输出偏斜： <500ps
3V66输出偏斜<175ps
对于组歪斜定时，请参考
组时序关系表。
VDDref
X1
X2
GNDREF
GND3V66
3V66-0
3V66-1
3V66-2
VDD3V66
VDDpci
1
*(FS0)PCICLK0
1
*(FS1)PCICLK1
1
*(SEL24_48#)PCICLK2
GNDPCI
PCICLK3
PCICLK4
PCICLK5
VDDpci
PCICLK6
PCICLK7
GNDPCI
PD ＃
SCLK
SDATA
VDDSDR
SDRAM11
SDRAM10
GNDSDR
引脚配置
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF0(FS4)*
VddLAPIC
IOAPIC
VddLCPU
CPUCLK0
CPUCLK1
GNDLCPU
GNDSDR
SDRAM0
SDRAM1
SDRAM2
VDDSDR
SDRAM3
SDRAM4
SDRAM5
GNDSDR
SDRAM6
SDRAM7
SDRAM_F
VDDSDR
GND48
24_48MHz(FS2)*
1
48MHz(FS3)*
VDD48
VDDSDR
SDRAM8
SDRAM9
GNDSDR
1
56引脚300密耳SSOP
1.这些引脚将有1.5至2倍驱动强度。
* 120K欧姆的上拉至VDD上注明的投入。
框图
PLL2
/2
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
48MHz
24_48MHz
ICS94201
REF0
中央处理器
Divder
2
CPUCLK [1 ：0]的
SDRAM
Divder
12
SDRAM的[11：0 ]
SDRAM_F
FS [ 4：0]
PD ＃
SEL24_48#
SDATA
SCLK
控制
逻辑
CONFIG 。
注册。
IOAPIC
Divder
IOAPIC
PCI
Divder
8
PCICLK [7 ：0]的
3V66
Divder
3
3V66 [2:0]
94201版本A - 01年5月24日
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
ICS94201
概述
该
ICS94201
对于使用810 / 810E和索拉诺风格芯片组桌面设计的单芯片时钟解决方案。它提供了所有必要的
时钟信号为这样的系统。
该
ICS94201
属于ICS新一代可编程系统时钟发生器。它采用串行编程我
2
C接口
为改变输出功能，改变输出频率，输出配置力量，配置输出到输出偏斜车辆，
改变扩频量，改变组的分压比和DIS /启用各个时钟。该器件还具有ICS
礼'看门狗'技术，将重置频率到一个安全的环境，如果系统变得不稳定结束
时钟。
扩频通常会降低系统的电磁干扰7分贝到8分贝。这简化了EMI认证，而不诉诸板设计
迭代或昂贵的屏蔽。
引脚配置
PI
PI N N A M ê
N个U M B ER
1, 9, 10, 18, 25,
VDD
32, 33, 37, 45
2
3
4, 5, 14, 21,
28, 29, 36,
41, 49
8, 7, 6
11
12
X1
X2
GN
3V66 [2:0]
电脑IC LK 0
1
FS0
PCICLK1
1
FS1
SEL_24_48#
13
PCICLK2
1
20, 19, 17,
16, 15
22
23
24
34
35
38
48, 47, 46, 44,
43, 42, 40, 39,
31, 30, 27, 26
50
5 1, 5 2
53, 55
54
56
电脑IC LK [ 7 ： 3 ]
PD ＃
SCLK
SDATA
FS3
48MHz
FS2
24_48MHz
SDRAM_F
SDRAM的[11：0 ]
GN DL
市局LK [ 1 ： 0 ]
VDDL
IO APIC
FS4
REF0
1
OUT
UT
IN
IN
UT
IN
UT
IN
OUT
UT
UT
PWR
UT
PWR
UT
IN
UT
3.3V PC I时钟输出，具有同步市局LK s
3.3V PC I时钟输出，同步市局LK s
异步低电平有效输入引脚用于关断器件进入
低功耗状态。内部时钟被禁止和VC O与
晶都停了下来。的断电延时会不会更大
超过3毫秒。
我的时钟输入
2
C输入
因为我的数据输入
2
C串行输入。
逻辑输入频率选择位。输入锁存电源。
3.3V固定48MHz的时钟输出， USB
逻辑输入频率选择位。输入锁存电源。
3.3V 24_48MHz输出，通过13引脚可选，默认为24MHz 。
3.3V的SDRAM输出可以通过我被关闭
2
C
3.3V输出。所有的SDRAM输出可以通过我被关闭
2
C
理由对C PU & APIC 2.5V电源
2.5V主机总线时钟输出。 本安输出频率从FS管脚而得。
2.5V电源suypply对C PU ， IO APIC
2.5V时钟输出的16.67MHz运行。
逻辑输入频率选择位。输入锁存电源。
3.3V ， 14.318MHz的参考时钟输出。
TYPE
PWR
IN
UT
PWR
UT
UT
IN
OUT
IN
IN
3.3V电源
rystal输入，具有内部装载帽（ 33pF的）和反馈
从X2电阻
rystal输出，标称14.318MHz 。有内部负荷
帽（ 33pF的）
接地引脚， 3.3V电源
对于HUB 3.3V固定66MHz的时钟输出
3.3V PC I时钟输出，具有同步市局LK s
逻辑输入频率选择位。输入锁存电源。
3.3V PC I时钟输出，具有同步市局LK s
逻辑输入频率选择位。输入锁存电源。
逻辑输入选择输出。
D E S·C R I PT我0：N
2
ICS94201
简介我
2
I2C寄存器说明ICS94201
可编程系统频率发生器
egister名称
功能&频率选择
注册
输出控制寄存器
字节
0
1-5
ESCRIPTION
输出频率，硬件/ I C频率
选择，扩展频谱&输出使能
控制寄存器。
活动/非活动输出控制寄存器。
2
PWD默认
看到单个字节
DES CRIPTION
看到单个字节
DES CRIPTION
W riting该寄存器将配置字节
算有多少字节将被读回。
06
H
字节计数回读注册
6
不写00
H
这个字节。
锁存的输入电平的倒数可以
看到单个字节
锁存输入回读
7
DES CRIPTION
读该寄存器回来。
注册
W atchdog启用，看门狗状态
000,0000
W atchdog控制寄存器
8位[ 6 ： 0 ]可编程的'安全'频率'可以
配置该寄存器。
该位选择是否输出
0
VCO控制选择位
8位[ 7]的频率是由硬件/字节0 PLC控制的
配置或字节14&15编程。
W riting该寄存器将配置
FF
H
W atchdog定时器计数寄存器
9
秒看门狗定时器数量
复位。
这是一个未使用的寄存器。 W riting本
ICS保留注册
10
00
H
寄存器不会影响设备的功能。
字节11位[ 3 ： 0 ]是ICS的供应商ID - 0001 。
设备ID ，供应商ID &修订ID
看到单个字节
11-12其他位在这2个寄存器指定
DES CRIPTION
注册
这部分设备的版本号。
不要写入该寄存器，写1的意志
ICS保留注册
13
00
H
引起故障。
这些寄存器控制分频器比率
依靠
硬件/ 0字节
VCO的频率控制寄存器
14-15到相位检测器，从而控制
CON组fi guration
VCO的输出频率。
扩频控制
注册
16-17
这些寄存器控制蔓延
百分比金额。
在这些寄存器比特变化导致
分频比的变化。不正确
组输出分频比配置
可能会导致系统故障。
递增或递减组歪斜
构成相比，初始偏斜。
这些寄存器将控制组上升
和下降时间。
依靠
硬件/ 0字节
CON组fi guration
依靠
硬件/ 0字节
CON组fi guration
看到单个字节
DES CRIPTION
看到单个字节
DES CRIPTION
输出分频器控制寄存器
18-20
集团歪斜控制寄存器
输出上升/下降时间选择
注册
21-23
24
注意事项：
1.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在锁存器中的数据
核查。回读功能将支持标准的SMBus控制器协议。
字节读回的数目被定义
通过写字节6 。
当写入的字节14 - 15 ，字节16 - 17和字节18 - 20 ，他们必须写成一套。
如果，例如，只字节
14写入但不15 ，既不字节14或15将加载到接收器。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用块写入的控制器。字节
必须按顺序访问，从最低到最高字节与停止后的任何完整的字节有能力
被转移。上面显示的命令代码和字节数必须发送，但数据被忽略了这两个
字节。数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
2.
3.
4.
5.
6.
7.
4
ICS94201
字节0 ：功能和频率选择寄存器（默认值= 0 ）
位
位2位7位6位5位4 VCO / REF
分频器
FS3 FS4 FS2 FS1 FS0
描述
VCO
兆赫
VCO / SDRAM CPUCLK
中央处理器
兆赫
兆赫
66.43
60.00
66.80
68.33
70.00
75.00
80.00
83.00
99.65
90.00
100.23
103.00
105.00
110.00
115.00
200.00
132.86
166.67
133.64
137.00
140.00
145.00
150.00
160.00
132.86
166.67
133.64
137.00
140.00
145.00
150.00
160.00
99.65
90.00
100.20
102.50
105.00
112.50
120.00
124.50
99.65
90.00
100.23
103.00
105.00
110.00
115.00
200.00
132.86
166.67
133.64
137.00
140.00
145.00
150.00
160.00
99.65
125.00
100.23
102.75
105.00
108.75
112.50
120.00
3V66
兆赫
66.43
60.00
66.80
68.33
70.00
75.00
80.00
83.00
66.43
60.00
66.84
68.67
70.00
73.33
76.67
133.33
66.43
83.34
66.82
68.50
70.00
72.50
75.00
80.00
66.93
83.34
66.82
68.50
70.00
72.50
75.00
80.00
PCICLK
兆赫
33.21
30.00
33.40
34.17
35.00
37.50
40.00
41.50
33.21
30.00
33.41
34.33
35.00
36.67
38.33
66.66
33.21
41.67
33.41
34.25
35.00
36.25
37.50
40.00
33.21
41.67
33.41
34.25
35.00
36.25
37.50
40.00
IOAPIC
兆赫
16.61
15.00
16.70
17.08
17.50
18.75
20.00
20.75
16.61
15.00
16.70
17.17
17.50
18.33
19.17
33.33
16.61
20.83
16.70
17.13
17.50
18.13
18.75
20.00
16.61
20.83
16.7
17.13
17.50
18.13
18.75
20.00
PWD
位
(2,7:4)
第3位
第1位
位0
0
0
0
0
0
501/18
398.52
6
0
0
0
0
1
352/14
360.00
6
0
0
0
1
0
504/18
400.91
6
0
0
0
1
1
315/11
410.02
6
0
0
1
0
0
440/15
420.00
6
0
0
1
0
1
440/14
450.00
6
0
0
1
1
0
503/15
480.14
6
0
0
1
1
1
313/9
497.95
6
0
1
0
0
0
515/37
199.29
2
0
1
0
0
1
440/35
180.29
2
0
1
0
1
0
518/37
200.45
2
0
1
0
1
1
446/31
206.00
2
0
1
1
0
0
484/33
210.00
2
0
1
1
0
1
507/33
219.98
2
0
1
1
1
0
514/32
229.99
2
0
1
1
1
1
447/16
400.01
2
1
0
0
0
0
501/18
398.52
3
1
0
0
0
1
454/13
500.03
3
1
0
0
1
0
504/18
400.91
3
1
0
0
1
1
488/17
411.02
3
1
0
1
0
0
440/15
420.00
3
1
0
1
0
1
395/13
435.05
3
1
0
1
1
0
440/14
450.00
3
1
0
1
1
1
503/15
480.14
3
1
1
0
0
0
501/18
398.52
3
1
1
0
0
1
454/13
500.03
3
1
1
0
1
0
504/18
400.91
3
1
1
0
1
1
488/17
411.02
3
1
1
1
0
0
440/15
420.00
3
1
1
1
0
1
395/13
435.05
3
1
1
1
1
0
440/14
450.00
3
1
1
1
1
1
503/15
480.14
3
0频率是选中的硬件选择，输入锁存
1频率选择位2,7 ： 4
0-正常
1 - 扩频启用± 0.35 ％传播中心
0-运行
1三态输出全部
注1
0
1
0
注意事项：
1.
默认上电时，将成为被锁定的逻辑输入来定义的频率，所显示的位3 。
5
QQ：2881677436 复制
