初步
集成
电路
系统公司
ICS84327
C
RYSTAL
-
TO
-3.3V LVPECL
F
Characteristic低频
S
YNTHESIZER W
/I
NTEGRATED
F
ANOUT
B
UFFER
TYPE
产量
产量
产量
产量
产量
产量
动力
动力
描述
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
输出电源引脚。
核心供电引脚。
负电源引脚。
PLL和河石英晶体输入，输入到分频器之间进行选择。
当HIGH ，选择PLL 。当低，选择XTAL1 ， XTAL2 。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
反馈频率选择引脚。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5, 6
7, 8
9, 10
11, 12
13, 24
16
14
15
17
18
19, 20
21
22
23
名字
Q0 ， nQ0
Q1 ， NQ1
Q2 ， NQ2
Q3 ， nQ3
Q4 ， nQ4
Q5 ， nQ5
V
CCO
V
CC
V
EE
PLL_SEL
V
CCA
F_SEL2
XTAL2 ， XTAL1
MR
F_SEL1
F_SEL0
输入
动力
输入
输入
输入
输入
输入
上拉
上拉
CR振荡器，石英晶体界面。 XTAL1为输入。 XTAL2为输出。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位造成的真实输出QX变低，并且INVER泰德
下拉
输出nQx变高。当逻辑低电平时，内部隔板和
的输出被使能。 LVCMOS / LVTTL接口电平。
下拉输出频率选择引脚。 LVCMOS / LVTTL接口电平。
上拉
输出频率选择引脚。 LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
K
W
pF
K
W
84327AM
www.icst.com/products/hiperclocks.html
2
REV 。一个2003年9月18日
