EL5185
时序图
比较
LATCH
启用
输入
LATCH
Differenti
人输入
电压
t
S
V
IN
t
H
LATCH
比较
1.4V
LATCH
t
PW
(D)
V
OS
V
OD
t
PD
-
t
D
+
比较
产量
2.4V
条款的德网络nition
TERM
V
OS
V
IN
V
OD
t
PD
+
t
PD
-
t
D
+
t
D
-
t
S
t
H
t
PW
(D)
德网络nition
输入失调电压 - 的两个输入端之间的电压施加到获得的CMOS逻辑阈值在输出端
输入电压脉冲幅度 - 通常设定为1V的比较规范
输入电压过载 - 通常设置为50mV至相反极性V
IN
对于比较规范
输入到输出高延迟 - 从时间测得的传播延迟的输入信号穿过输入偏移电压，以
的输出从低到高的过渡CMOS逻辑阈值
输入到输出低延时的 - 从时间测得的传播延迟的输入信号穿过输入偏移电压，以
输出高向低过渡CMOS逻辑阈值
锁存器禁用到输出高延迟 - 从锁存信号穿越了的CMOS阈值测量的传播延迟
从低到高过渡到输出交叉CMOS阈值点，由低到高的转变
锁存器禁用到输出低延时 - 从锁存信号穿越了的CMOS阈值测量的传播延迟
从低到高过渡到输出交叉CMOS阈值点的前高后低过渡
最小设置时间 - 之前的锁存信号的负跳变，一个输入信号的变化必须的最小时间
本，以获得并在输出端保持
最小保持时间 - 后锁存信号的负跳变，一个输入信号必须保持最小的时间
为了保持不变，以获得并在输出端保持
最低锁存关闭脉冲宽度 - 的锁存信号必须保持高度，以获得并保持的最小时间
输入信号的变化
6
