CMOS ，微处理器兼容，为5μs /为10μs ， 8位ADC
MX7575/MX7576
Z-80
MREQ
RD
地址总线
+5V
TP / MODE
地址
EN DECODE
CS
CS
RD
D7
D0
DB7
DB0
数据总线
更新
LATCH
DEFER
更新
MX7575*
MX7576
RD
忙
t
1
t
4
t
5
t
3
HIGH-
数据阻抗
公共汽车
t
7
有效
数据
高阻抗BUS
有效
数据
HIGH-
阻抗
公共汽车
*某些电路省略清晰
图7. MX7575 / MX7576为Z- 80接口ROM
图9. MX7576异步转换模式时序
图
A0–A15
地址总线
模式
地址
ENCODE
RD
ALE
AD0–AD7
地址
LATCH
数据总线
CS
RD
D0–D7
PA2
PA0
地址总线
+5V
TP / MODE
地址
EN DECODE
CS
RD
D7
D0
TMS32010
MEN
DEN
8085A
MX7575*
MX7576
MX7576*
DB7
DB0
数据总线
*某些电路省略清晰
*某些电路省略清晰
图8. MX7575 / MX7576以TMS32010 ROM接口
图10. MX7576为8085A异步转换模式
接口
微处理器，该数据可以被独立地访问
时钟。输出锁存器通常更新
的上升沿
忙。
但是，如果
CS
和
RD
低
当
忙
变为高电平时，数据锁存器被不updat-
ED直到其中一个输入为高电平。另外，
在MX7576停止转换，并
忙
保持高电平，直到
RD
or
CS
变高。这种操作模式下允许
简单的界面，微处理器。
信号采集处理器接口（ MX7575 ）
在许多应用中，有必要进行采样的
输入信号完全相等的间隔，以使误差最小
由于采样不确定性或抖动。为了实现
这个目标与先前所讨论的接口
用户必须匹配的软件延迟或计数num-
BER经过的时钟周期。此难以在
中断驱动系统中的接口的不确定性
中断服务延迟是另一个复杂的因素。
该解决方案是使用一个实时时钟，以控制
开始转换。这应该是同步的
CLK输入到ADC （均应当由其衍生
相同的源），因为采样时刻发生
三个时钟周期之后
CS
和
RD
变为低电平。因此，
在采样时刻发生在如果正好等于间隔
在转换开始以相等的间隔。在这
方案中，输出数据被送入一个FIFO锁存器，它
允许微处理器在其自己的速度访问数据。此瓜尔
antees数据不会从ADC读取的中间
的转化。如果数据是从ADC期间读
转换，在正在进行的转换可能会显示
受干扰，但属于预所访问的数据
vious转换将是正确的。
该跟踪/保持开始保持输入的第三
后下降时钟边沿
CS
和
RD
变为低电平。如果
CS
和
RD
一个时钟下降沿20ns的范围内变低时，
ADC可以或可以不考虑这个下降沿作为
首先在三个边缘确定采样的
即时。因此，该
CS
和
RD
不应该
允许在此期间，当采样走低
精度是必需的。
7
_______________________________________________________________________________________
