AD7870A
引脚说明
针
号
1
2
3
4
针
助记符
RD
INT
CLK
DB11/HBEN
功能
阅读。低电平有效逻辑输入。该输入用于结合
CS
低以使得数据的输出。
中断，低电平有效输出指示变频器状态。见时序图。
时钟输入。外部TTL兼容的时钟可以被应用到该输入管脚。另外，搭售
该引脚到V
SS
使能内部激光微调时钟振荡器。
数据位11 （ MSB ） /高字节使能。这个引脚的功能取决于的状态
八分之一十二/ CLK输入（见下面） 。当选择12位并行数据，该引脚提供了DB11输出。
当选择字节的数据，该引脚变为HBEN逻辑输入。 HBEN用于8位总线
连接。当HBEN为低电平时， DB7 /低到DB0 / DB8成为DB7至DB0 。随着HBEN高，
DB7 / LOW至DB0 / DB8用于数据的高字节（见表I） 。
数据位10 /串行触发。当选择12位并行数据，该引脚提供了DB10输出。
SSTRB
为低电平有效的漏极开路输出，提供了闪光灯或取景脉冲串行数据。一
外部4.7 kΩ上拉电阻的要求
SSTRB 。
数据位9 /串行时钟。当选择12位并行数据，该引脚提供DB9输出。 SCLK为
门控串行时钟输出从内部或外部ADC时钟。如果12 /8 / CLK输入是在
-5 V，则SCLK连续运行。如果将12 /8 / CLK处于0V，则信号SCLK后串行门断开
传输完成。 SCLK为开漏输出，需要一个外部2 kΩ的上拉电阻。
数据位8 /串行数据。当选择12位并行数据，该引脚提供DB8输出。 SDATA
是用于与SCLK和开漏串行数据输出
SSTRB
用于串行数据传输。串行
数据是在SCLK而下降沿有效
SSTRB
是低的。外部4.7 kΩ的上拉电阻是
在SDATA要求。
三态数据输出被控制
CS
和
RD 。
它们的功能依赖于12月8日/ CLK
和HBEN输入。随着12月8日/ CLK高，他们总是DB7 - DB4 。随着12月8日/ CLK低或-5 V ，其
功能由HBEN控制（见表I） 。
数字地。数字电路的接地参考。
这是由控制的三态数据输出
CS
和
RD 。
它们的功能依赖于12月8日/ CLK
和HBEN输入。与/ 12 /8 / CLK高，他们总是DB3 - DB0 。随着12月8日/ CLK低或-5 V ，其
功能由HBEN控制（见表I） 。
正电源， + 5V
±
5%.
模拟地。对于采样/保持，参考和DAC的参考地。
参考电压输出。内部3 V基准，在此引脚提供。外部负载能力
500
A.
模拟输入。模拟输入范围是
±
3 V.
负电源， -5 V
±
5%.
三个功能输入。定义的数据格式和串行时钟格式。与此引脚在+5 V时，
输出数据格式是12位并行只。与该引脚为0V，可以采用字节或串行数据是可用的和SCLK
是不连续的。与此引脚在-5 V，可以采用字节或串行数据再次可用，但SCLK现在
连续的。
转换的开始。高来此输入低电平的转换会将采样/保持进入保持模式，并启动
转换。这个输入是异步的CLK和独立的
CS
和
RD 。
片选。低电平有效逻辑输入。该器件被选中时，该输入有效。
表I输出数据的字节接口技术
5
DB10/SSTRB
6
DB9/SCLK
7
DB8/SDATA
8–11
DB7/LOW–
DB4/LOW
12
DGND
13-16 DB3 / DB11-
DB0/DB8
17
18
19
20
21
22
V
DD
AGND
REF OUT
V
IN
V
SS
12/8/CLK
23
24
CONVST
CS
HBEN
高
低
DB7/LOW
低
DB7
DB6/LOW
低
DB6
DB5/LOW
低
DB5
DB4/LOW
低
DB4
DB3/DB11
DB2/DB10
DB1/DB9
DB9
DB1
DB0/DB8
DB8
DB0 （ LSB ）
DB11 （ MSB ） DB10
DB3
DB2
第0版
–5–
