AD7822/AD7825/AD7829
下面图2和图3示出了ADC的简化原理图。
当ADC启动转换时，轨道和保持器进入
保持模式并保持模拟输入120纳秒。这是
如图2所示，当开关2是在采集阶段
位置A在当跟踪和保持返回点
它的轨道模式下，该信号是由采样电容采样
作为开关2移动到位置B的第一次闪光出现在此
即时和随后是第二次闪光。典型地，该
第一闪光是经过100纳秒完成，也就是说，在220纳秒，而端
第二闪光灯，因此的8位转换结果是
可在330纳秒。如图4所示，轨道和保持
返回后120 ns的跟踪模式，并开始下一个采集
化当前转换结束之前。图6示出了
ADC的传递函数。
参考
DECODE输出输出
LOGIC注册DRIVERS
R16
15
R15
14
B
HOLD
采样
电容
R14
R13
D1
1
R1
时间和
控制
逻辑
D0
13
D7
D6
D5
D4
D3
D2
120ns
轨道
HOLD
轨道
HOLD
CONVST
EOC
CS
t
2
t
1
RD
t
3
DB0-DB7
有效
数据
图4.跟踪和保持时序
典型连接图
V
IN
T / H 1
A
SW2
图2. ADC采集阶段
图5示出了AD7822的典型连接图，
AD7825 ， AD7829和。 AGND和DGND连接
同时在设备良好的噪声抑制。并行
接口使用一个8位的数据总线来实现。年底
转换信号（ EOC ）空闲高，下降沿
CONVST
启动转换，并在转换结束时下降
边缘
EOC
用于启动中断服务程序
（ISR）上的微处理器。 （请参阅并行接口部分
更多详细信息。 ）V
REF
和V
MID
被连接到电压源
如AD780 ，而V
DD
被连接到一个电压源
这可能从4.5 V至5.5 V （见表我在模拟输入
一节。 ）当V
DD
首次连接时， AD7822 ， AD7825和
AD7829功率在低电流模式，即掉电，以
在默认的逻辑电平
EOC
引脚上的AD7822和
AD7825等于低。保证
CONVST
行不浮动
当V
DD
被应用，因为这可能将AD7822 / AD7825 /
AD7829进入未知状态。在上升沿
CONVST
销将导致AD7829完全加电时的上升沿
对
PD
销将导致AD7822和AD7825充分电源
了。对于应用中的功耗是值得关注的，
在一次转换结束时自动关断应
用于提高动力性能。 （见省电选项
该数据表的部分。 ）
供应
+ 4.5V至+ 5.5V
2.5V
AD780
10 F
0.1 F
并行
接口
V
REF
V
MID
DB0-DB7
参考
DECODE输出输出
LOGIC注册DRIVERS
R16
15
R15
14
B
HOLD
采样
电容
R14
R13
D1
1
R1
时间和
控制
逻辑
D0
DGND
AGND
13
D7
D6
D5
D4
D3
D2
V
IN4(8)
1.25V至
3.75V输入
V
IN2
V
IN1
V
DD
A
V
IN
T / H 1
SW2
EOC
AD7822/
AD7825/
AD7829
C / P
RD
CS
CONVST
A0
A1
A2
PD
图5.典型的连接图
图3. ADC转换阶段
REV 。一
–7–
