AD7822/AD7825/AD7829
术语
信号与（噪声+失真）比
相对精度
这是信号对的在测量比（噪声+失真）
输出A / D转换器的。该信号的均方根值
的根本。噪音是所有非基波的均方根和
信号到一半的采样频率（f
S
/ 2 ） ，但不包括直流。
的比率取决于量化电平数
在数字化过程;的多个级别的，较小的quan-
tization噪音。该理论信号与（噪声+失真）比
对于一个理想的N位转换器和一个正弦波输入由下式给出：
信号对（噪声
+
失真）
= (6.02N + 1.76)
dB
因此，对于一个8位的转换器，这个为50分贝。
总谐波失真
相对精度或端点非线性是最大
从一个直线穿过的端点的偏差
ADC的传递函数。
微分非线性
测量与理想的1 LSB变化值之间的差异
之间ADC中任意两个相邻码。
偏移误差
第128代码转换（ 01111111 ），以偏差
（10000000 ），从理想的，即， V
MID
.
偏移误差匹配
任意两个信道之间的偏移误差的差别。
零刻度误差
总谐波失真（ THD ）是均方根和之比
谐波与基波。对于AD7822 / AD7825 / AD7829
它被定义为：
THD
（ dB）的
=
20日志
2
2
2
2
V
22
+V
3
+V
4
+V
5
+V
6
第一个代码转换（ 00000000 ），以偏差
（ 00000001 ），从理想的，即， V
MID
- 1.25 V + 1 LSB （V
DD
=
5 V
±
10％），或V
MID
- 1.0 V + 1 LSB （V
DD
= 3 V
±
10%).
满量程误差
V
1
哪里
V
1
是基波幅值的均方根值和
V
2
, V
3
,
V
4
,
V
5
和
V
6
是的第二幅度的均方根值通过
第六次谐波。
峰值谐波或杂散噪声
最后一个码转换（ 11111110 ），以偏差
（ 11111111 ），从理想的，即， V
MID
+ 1.25 V - 1 LSB （V
DD
=
5 V
±
10％），或V
MID
+ 1.0 V - 1 LSB （V
DD
= 3 V
±
10%).
增益误差
峰值谐波或杂散噪声德网络定义为的比率
下一个最大分量的均方根值在ADC输出值
频谱（最多到f
S
/ 2 ，不包括直流）到的均方根值
根本。通常情况下，本说明书中的值是阻止 -
通过在频谱内的最大谐波开采，但对于部件
其中谐波淹没在噪声基底，这将是一
噪声峰值。
互调失真
最后一个码转换到偏差（ 1111 。 110 ）
从理想的（ 。 1111 。 111 ），即，V
REF
- 1 LSB ，在场外后，
设置错误已经调整了。
增益误差匹配
任意两个信道之间的增益误差的差别。
采样/保持捕获时间
所需的跟踪/保持放大器的输出所需的时间
内达到其最终值，
±
1/2 ，后点处的LSB
该跟踪/保持返回到跟踪模式。出现这种情况近似
下降沿后三方共同120纳秒
CONVST 。
它也适用于这种情况：所选择的输入的变化
通道发生或存在的阶跃输入变化
施加到所选择的V输入电压
IN
在AD7822的输入/
AD7825 / AD7829 。这意味着用户必须等待的持续时间
灰的跟踪/保持捕获时间的信道改变/步骤之后
输入变化到V
IN
开始另一次转换，之前
确保器件工作于规范。
PSR （电源抑制）
当输入由正弦波的两个频率， FA和
FB ，任何非线性有源器件都会产生失真
产品MFA的和与差频
±
NFB在哪里
米中，n = 0， 1，2， 3等互术语是指那些
m和n都不是等于零。例如，第二阶
术语包括（发+ fb的）和（发 - fb的） ，而第三次项
包括： （ 2FA + FB ） ， （ 2FA - FB ） ， （ FA + 2FB ）和（ FA - 2FB ） 。
在AD7822 / AD7825 / AD7829使用的是CCIF测试标
准的地方附近的输入的顶端2的输入频率
带宽的使用。在这种情况下，在第二和第三阶
条件是不同的意义。二阶条款
通常是从原始的正弦波隔开在频率
而第三次项通常是在频率接近
的输入频率。其结果是，在第二和第三阶
条款另行规定。的交调的计算
调失真是因为每THD规范的地方是
个别失真产物的均方根和与比
基本体现在DB的均方根值。
通道到通道隔离
在电源变化会影响到全面转型，
但不是转换器的线性度。电源抑制是
最大的变化在满量程转换点因
从标称值在电源电压发生变化。
电路描述
通道与通道之间的隔离是串扰的电平的测量
通道之间。它是通过将满量程20kHz的测量
正弦波信号到一个输入信道，并确定如何
多，信号被衰减在每个其它的信道。
所给出的数据是在所有四个或八个信最坏的情况下
分别是AD7825和AD7829的内尔斯。
在AD7822 ， AD7825 ， AD7829和由轨道和保持的
放大器之后是半闪速模拟 - 数字转换器。
这些器件采用半闪速转换技术，其中一个
4位快闪型ADC被用来实现一8位结果。 4位
闪速ADC包含一个采样电容器其次是15
未知的输入端，比较基准比较器
梯实现了4位的结果。这一次闪光，即粗CON-
版本中，提供了4个MSB 。对于一个完整的8位读数为
实现第二个闪光灯，即罚款转换，必须执行
形成提供了4个LSB 。 8位字，然后放置在
的数据输出总线。
–6–
REV 。一
