ST7265x
9 I / O端口
9.1简介
重要注意事项：
请注意，这在I / O端口配置
从那些其他ST7器件的器件不同。
在I / O端口提供不同的功能模式：
- 通过数字输入和输出数据的传输
而对于具体的引脚：
- 外部中断产生
- 备用信号的输入/输出的芯片上PE-
ripherals 。
一个I / O端口包含多达8个管脚。每个位都可以
独立编程为数字输入（带或
不产生中断）或数字输出。
9.2功能描述
每个端口有2个主要的寄存器：
- 数据寄存器（ DR ）
- 数据方向寄存器（ DDR ）
和一个可选的寄存器：
- 选择寄存器（ OR）
每个I / O引脚可以使用，对应编程
在DDR和或寄存器应的寄存器位
TER值：对应引脚X端口的位X 。该
同样对应用于DR寄存器。
下面的描述考虑到了
或注册， （对于不亲特定的端口
韦迪这个注册是指在I / O端口Implementa-
化部分）。通用I / O框图
所示
图35
9.2.1输入模式
选择通过清除输入的配置
相应的DDR寄存器位。
在这种情况下，读DR寄存器返回
施加到外部I / O引脚的数字值。
不同的输入模式可以通过软件选择
通过或注册。
注意事项：
1.写DR寄存器修改锁存值
但不影响引脚状态。
2.当从输入切换到输出模式，则
DR寄存器已被写入第一驱动cor-
销上的矩形水平只要端口被配置
被保险作为输出。
外部中断功能
当I / O配置为输入，中断，
这个I / O事件可以产生一个外部接口
中断请求给CPU。
每个引脚可独立产生中断
请求。中断灵敏度独立
使用可编程的错灵敏度位
cellaneous寄存器。
每个外部中断矢量被连接到一个专用
cated组I / O端口引脚（见引脚说明
和中断部分） 。如果几个输入引脚SE-
同时口做为中断源，这些
在逻辑上是楠德拉和反转。对于此说明原因
如果儿子的中断引脚上接低电平，它掩盖
其他的人。
如果浮动输入，中断的配置的
化，特别注意必须改变的时候采取
配置（见
图36） 。
外部中断是硬件中断，
这意味着该请求锁存器（未访问
直接由应用程序）被自动清除
当相应的中断向量
牵强。要清除不需要的挂起中断
通过软件，灵敏度位在Miscellane-
OU的寄存器必须被修改。
9.2.2输出模式
两个不同的输出模式可以通过选择
软件通过或注册：输出推挽
和漏极开路。
DR寄存器的值和输出引脚的状态：
DR
0
1
推挽
V
SS
V
DD
漏极开路
VSS
漂浮的
选择通过设置输出配置
相应的DDR寄存器位。在这种情况下，令状
荷兰国际集团DR寄存器适用于该数字值的
通过锁存器的I / O引脚。读DR寄存器
返回的数字值存在于外部I / O的
引脚。因此，即使在输出模式的值
写入到打开排水口可能不同于
值从端口读取。例如，如果软件
写入'1'中的锁存器中，该值将被应用到
销，但引脚可以以“0”依赖于
外部电路的状态。为此原因，
位操作，即使使用类似的指令BRES
和BSET不能在漏极开路端口使用
因为他们通过读取字节，改变了一下工作，
写回一个字节。一种解决方法的应用
需要的位操作上的开漏I / O的
在给定的
第9.2.4节。
49/166
1
