STK11C68
SRAM写周期＃ 1 & ＃ 2
符号
号
#1
12
13
14
15
16
17
18
19
20
21
t
AVAV
t
WLWH
t
ELWH
t
DVWH
t
WHDX
t
AVWH
t
AVWL
t
WHAX
t
WLQZi ，J
t
WHQX
#2
t
AVAV
t
WLEH
t
ELEH
t
DVEH
t
EHDX
t
AVEH
t
AVEL
t
EHAX
Alt键。
t
WC
t
WP
t
CW
t
DW
t
DH
t
AW
t
AS
t
WR
t
WZ
t
OW
写周期时间
把脉冲宽度
芯片使能写操作的结束
数据建立到写结束
写入结束后数据保持
地址建立到写结束
地址建立开始写的
写入结束后地址保持
写使能到输出禁止
输出写入结束后主动
5
参数
民
20
15
15
8
0
15
0
0
7
5
最大
民
25
20
20
10
0
20
0
0
10
5
最大
民
35
25
25
12
0
25
0
0
13
5
最大
民
45
30
30
15
0
30
0
0
15
最大
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
STK11C68-20
STK11C68-25
(V
CC
= 5.0V + 10%)
b
STK11C68-35
STK11C68-45
单位
注记者：如果W低当E变为低电平时，输出保持在高阻抗状态。
注K： é或W必须是
≥
V
IH
在地址转换。
的SRAM写周期＃ 1：
硬件控制
k
12
t
AVAV
地址
14
t
ELWH
E
17
t
AVWH
13
t
WLWH
15
t
DVWH
DATA IN
20
t
WLQZ
数据输出
以前的数据
高阻抗
数据有效
19
t
WHAX
18
t
AVWL
W
16
t
WHDX
21
t
WHQX
SRAM写周期＃ 2 ：
E受控
k
12
t
AVAV
地址
18
t
AVEL
E
14
t
ELEH
19
t
EHAX
17
t
AVEH
W
13
t
WLEH
15
t
DVEH
16
t
EHDX
数据有效
高阻抗
DATA IN
数据输出
1999年6月
4-24
