3.6
开关特性（ TLC34076C和TLC34076M ）
过度
电源电压和工作温度的推荐范围
（续）
参数
SCLK频率（见注7 ）
VCLK频率
启用时间， RD低到D0 - D7有效（见
图3-1）
禁止时间， RD高到D0 - D7无效（请参阅
图3-1）
有效时间， D0 - D7有效RD高后（见
图3-1）
传播延迟， SFlag的/ NFLAG高到SCLK
↑
（见注8和图3-3）
延迟时间， RD低到D0 - D7有效（见
图3-1）
延迟时间，选择输入时钟的高/低DOTCLK
（内部信号）高/低（见图3-2）
延迟时间， DOTCLK高/低到VCLK高/低（见
图3-2 ）
延迟时间， VCLK高/低到SCLK高/低
（见注9和图3-2 ）
延迟时间， DOTCLK高/低到SCLK高/低（见
图3-2 ）
0
8
5
0
5
7
6
5
0
8
20
民
-135
TYP
最大
85
85
40
17
5
0
5
7
6
5
5
20
民
-170
TYP
最大
85
85
40
17
单位
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
TEN
TDI发动机
tv
TPLH
td1
td2
td3
td4
td5
所有典型值是在VDD = 5V ， TA = 25 ℃。
注：7. SCLK可以驱动输出容性负载高达60 pF的，与最坏的情况下转移时间的10％至90％的
等级小于4纳秒（典型值3纳秒） 。 SCLK可以驱动输出电容负载高达120 pF的，具有典型的
过渡时间为4毫微秒（10％至90％）。
8.当分裂移位寄存器传输（ SSRT ）功能被启用此参数适用（见第
2.9.1了解详情） 。
9. VCLK频率= SCLK频率。
10.测量从DOTCLK的上升沿的90％点到满量程转换的50％。
11.从全面过渡到点的50％点测得它的产量已经尘埃落定，内
±
1 LSB （稳定时间不包括时钟和数据馈通） 。
12. SCLK可被编程以锁存像素数据在输入端口到这个限制。然而， SCLK输出
缓冲器只能用于高达85 MHz的SCLK频率极限。
13.测量介于10 ％和90％的满量程转换的。
3–10
