电阻（R
SET
）需要连接的FS ADJUST至GND ，以控制满量程视频的大小
信号。在图2-7和2-8的IRE的关系得以维持，不管满量程输出
电流。
R之间的关系
SET
和满量程输出电流IOG是：
R
SET
(
) = K1
×
V
REF
（V ） / IOG （MA ）
满量程输出电流IOR和IOB一个给定的R
SET
是：
IOR ， IOB （毫安） = K2
×
V
REF
（Ⅴ） / R
SET
(
)
IOG
8位输出
K1 = 11,294
K1 = 10,684
6位输出
K1 = 11,206
K1 = 10,600
K2 = 8,067
K2 = 7,462
其中， K1和K2被定义为：
IRE电平
7.5-IRE
0-IRE
IOR ， IOB
8位输出
6位输出
K2 = 7,979
K2 = 7,374
2.7
帧缓存接口与小端和大端模式
该TLC34076提供两个时钟信号，用于控制帧缓冲器的接口。他们是SCLK和
VCLK 。 SCLK可以直接时钟输出数据从VRAM移位寄存器。分裂移位寄存器传输
还支持功能。 VCLK时钟和同步类似HSYNC ， VSYNC和控制输入
空白。
在输入端呈现的像素数据被锁存于SCLK的在正常模式下的上升沿或上升沿
CLK0在VGA的直通模式。控制输入的HSYNC ， VSYNC ，和BLANK进行采样和锁存
在VCLK的在正常模式下的下降沿，而HSYNC， VSYNC ，和VGABLANK被锁定在上升
CLK0的VGA直通模式的优势。数据和控制信号列队在DAC输出
通过内部管道延迟的显示器，因此不需要外部胶合逻辑。的输出
DAC可以直接驱动37.5-
负载，如在双端的情况下75-
电缆（见
图2-7和2-8的标称输出电平） 。
帧缓存接口（像素总线）支持小端与大端数据格式一切正常
复用和操作真彩色模式。数据格式模式的选择是通过控制总
控制寄存器的第6位（见第2.11节） 。当GCR 6位被清除为0（缺省值），该格式被设置为
小端模式。当GCR 6位被设置为1 ，该格式被设置为大端模式。
在大端模式设计的外部VRAM数据总线位必须按相反的顺序来的连接
TLC34076像素总线（即D31连接到P0和D0连接到P31，等）。这确保了至少
显著信道总是为将要显示在正常的复用模式的第一个像素。
2.8
HSYNC， VSYNC ，和BLANK
对于正常模式下， HSYNC和VSYNC为低电平有效脉冲，并且它们最终被传递
真/补门的HSYNCOUT和VSYNCOUT输出。 HSYNCOUT的输出极性
和VSYNCOUT可以通过一般的控制寄存器进行编程。然而，对于在VGA
直通模式，需要监控的极性已经在提供的功能接口
该HSYNC和VSYNC货源，所以TLC34076通过对传递HSYNC和VSYNC
HSYNCOUT和VSYNCOUT没有极性变化。如第2.3和图2-2
通过2- 5所示，毛坯， HSYNC和VSYNC输入进行采样和锁存VCLK的下降沿
在正常模式下，它们被锁止在CLK0输入的VGA中的上升沿直通
模式（参见图3- 2的详细时刻） 。
2–19
