表2-7 。真彩模式
MUX控制寄存器位
模式
5
6#
6a
6b
6c
6d
6e
6f
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
0
0
1
1
0
0
1
1
1
0
0
1
0
1
0
1
15
16
15
16
24
24
16
16
32
32
32
32
1
1
2
2
1
1
1
不适用
1
不适用
8
8
1) P15 – P0
1) P15 – P0
1) P15 – P0
2) P31 – P16
1) P15 – P0
2) P31 – P16
1) P31 – P0
1) P31 – P0
4
3
2
1
0
数据
比特每
PIXEL-
像素
公共汽车
宽度
SCLK
DIVIDE
比例=
覆盖
比特每
象素（4）
像素
锁定
顺序？
位6和7是无关位。
这是像素端口的位的数目（或在模式1中VGA端口）作为颜色数据的每个显示像素的信息，
通常被称为位平面数。这可能是颜色的调色板地址数据（模式0 - 5）或DAC数据
（方式6）。
§时，SCLK分频比是一个用于输出时钟选择寄存器的数目。它表示每像素的数量
总线的负载，或与每个SCLK的脉冲相关联的像素的数量。例如，对于一个32位的象素总线宽度和八
位平面， 4像素组成的每个总线负载。在SCLK分频比不会自动模式选择设置，但
必须将数据写入到输出时钟选择寄存器。
对于每种操作模式，像素闭锁序列表示，其中的像素端口或VGA端口数据序列
锁存到器件。闭锁序列通过在SCLK的上升沿启动。对于模式，其中多个组
的数据被锁存，在SCLK的上升沿锁存所有的组，以及像素时钟转移出来开始的
低编号的组。例如，在模式6d中有一个32位像素的总线宽度， SCLK的上升沿锁存所有数据
基团，并且像素时钟偏移出来的顺序P15 - P0和P31 - P16 。
＃模式6是在其中的颜色信息的24比特被直接地从像素端口到DAC的传送真彩色模式;
覆盖与余下的8位像素总线的实现。像素端口的数据到DAC的分布情况
如下： P31 - P24传递给蓝色的DAC ， P23 - P16传递到绿色的DAC ，和P15 - P8的传递
到红色的DAC 。 P7 - P0产生叠加数据;此操作可以通过接地P7被禁用 - P0或清零
读面具（见2.4.6小节） 。
注1 ：虽然留下未使用的端子的浮动并不装置运行产生不利影响，搭售未使用的端子
地降低了功耗和建议。
2–13
