VCLK
空白
在输入端
SFlag的/ NFLAG
锁定最后一组
像素数据的
负载
（内部信号
对于数据锁存器）
空白
（内部信号
DOTCLK前
流水线延迟）
LAST
组
像素数据的第一集团
锁定小组第一
像素数据的
锁定最后一组
像素数据的
3rd
5th
第2组第4组
组
组
6th
组
像素数据
在输入端
平分移位寄存器传输SCLK
并定期移位寄存器传输
SCLK
注答： SSRT功能被启用（一般控制寄存器位2 = 1 ） 。
图2-3 。 SCLK / VCLK控制时序（ SSRT启用，
SCLK频率= VCLK频率）
VCLK
空白
在输入端
锁定最后一组
像素数据的
负载
（内部信号
对于数据锁存器）
空白
（内部信号
DOTCLK前
流水线延迟）
像素数据
在输入端
SCLK
锁定小组第一
像素数据的
2nd
4th
6th
第1组第3组第5
组
组
组
组
像素数据的最后一组
图2-4 。 SCLK / VCLK控制时序（ SSRT残疾人，
SCLK频率= 4
×
VCLK频率）
2–7
