位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第425页 > TLC3548IDWG4 > TLC3548IDWG4 PDF资料 > TLC3548IDWG4 PDF资料1第9页
TLC3544 ， TLC3548
5 V模拟，3 / 5 - V数字，14位， 200 KSPS ，4 / 8通道串行
模拟 - 数字转换器，用0-5 V（伪差分）输入
SLAS266C - 2000年10月 - 修订2003年5月
在推荐工作的自由空气的温度范围内， AV时序要求
DD
= 5 V,
= 5 V, V
REFP
= 5 V, V
REFM
= 0V ，SCLK的频率= 25兆赫（除非另有说明）
SCLK ， SDI ， SDO ， EOC和INT
参数
tc(1)
(1)
tw(1)
tr(1)
tf(1)
tsu(1)
th(1)
td(1)
th(2)
td(2)
td(3)
SCLK在25 pF负载周期
25 pF的
脉冲宽度在25 pF负载SCLK高电平时间
在10 pF负载的上升时间为INT EOC
INT ，
10 pF的
在10 pF负载下降时间INT EOC
INT ，
10 pF的
DVDD = 5 V
DVDD = 2.7 V
DVDD = 5 V
DVDD = 2.7 V
6
0
0
0
0
0
T（ CONV ）
DVDD = 2.7 V
DVDD = 5 V
民
100
40
40%
60%
6
10
6
10
–
–
10
23
–
6
T（ CONV ） + 6
典型值
最大
DV
DD
单位
ns
tc(1)
ns
ns
ns
ns
ns
ns
ns
s
建立时间，新的SDI有效SCLK下降沿边缘，在25 pF的前（达到90 ％的最终水平）
负载
保持时间，老SDI保持（达到旧数据水平10 ％ ）下降SCLK的上升沿后，在
25 pF负载
延迟时间，新的SDO有效（达到90 ％的最终水平）后SCLK上升沿
边，在10 pF负载
DVDD = 5 V
DVDD = 2.7 V
保持时间，老SDO保持（达到旧数据水平10 ％ ）后SCLK上升沿，在10 pF的
负载
延迟时间，从十六SCLK下降沿到EOC下降沿，正常采样延迟，
在10 pF负载
延迟时间，从SCLK的第十六下降沿延迟到INT下降沿，在10 pF的
负载[见（ ）双匕首说明和注释6 ]
SCLK高的最小脉冲宽度为12.5纳秒。的SCLK低的最小脉冲宽度为12.5纳秒。
指定者设计
注6 ：对于正常短的采样， TD （ 3 ）从SCLK的第16个下降沿延迟到INT下降沿。
对于正常的长采样， TD（ 3）是从SCLK的为INT的下降沿48次下降沿的延迟。
转换时间t （转化率）等于18
×
使用内部OSC作为转换时钟，或72时， OSC + 15纳秒
×
TC （ 1 ） + 15 ns的外部时，
SCLK为转换时钟源。
邮政信箱655303
达拉斯，德克萨斯州75265
9
