TLC3544 ， TLC3548
5 V模拟，3 / 5 - V数字，14位， 200 KSPS ，4 / 8通道串行
模拟 - 数字转换器，用0-5 V（伪差分）输入
SLAS266C - 2000年10月 - 修订2003年5月
在推荐工作的自由空气的温度范围内， AV时序要求
DD
= 5 V,
DV
DD
= 5 V, V
REFP
= 5 V, V
REFM
= 0V ，SCLK的频率= 25兆赫（除非另有说明） （续）
CSTART触发
参数
td(12)
tw(4)
td(13)
td(14)
td(15)
延迟时间，从CSTART延迟上升沿EOC下降
边，在10 pF负载
脉冲宽度CSTART低时间： TW （ L） （ CSTART ） ，在25 pF负载
延迟时间，从CSTART延迟上升沿到CSTART下降
边，在25 pF负载
从CSTART延迟时间，延迟上升沿INT下降沿，
在10 pF负载
从CSTART延迟时间，延迟下降沿为INT上升沿，
在10 pF负载
民
0
T（样本 - REF） +0.4
T（ CONV ） 15
T（ CONV ） 15
0
典型值
15
注7：
注释7和8
注释7和8
t(conv)+21
6
最大
21
单位
ns
s
ns
ns
s
注：7. CSTART的脉冲宽度必须不小于所要求的采样时间更少。从CSTART延迟上升沿到下
CSTART下降沿必须不小于所要求的转换时间。从CSTART上升沿到在INT下降沿的延迟
等于所述转换时间。
8. SCLK的最大速率为25MHz的正常长抽样和10MHz的正常短的采样。
tw(4)
CSTART
T（ CONV ）
td(12)
EOC
td(15)
OR
td(14)
INT
td(13)
扩展采样
图4.关键时序扩展采样（ CSTART触发）
详细说明
变流器
该转换器是利用电荷再分配DAC的逐次逼近型ADC 。图5示出
ADC的简化框图。采样电容采集在采样过程中对艾因的信号
期。当转换过程开始时，控制逻辑指示电荷再分配DAC的添加和
减去固定数额的费用从采样电容，使比较器到平衡状态。
当平衡时，转换完成并产生ADC输出代码。
邮政信箱655303
达拉斯，德克萨斯州75265
13
