TMS34020 ， TMS34020A
图形处理器
SPVS004D - 1990年3月 - 修订1993年11月
该TMS34020支持多种显示分辨率和隔行或逐行视频。该
TMS34020可任选地编程以同步于外部产生的同步信号，以使图像
由TMS34020创建可在外部创建图像叠加。外部同步模式可以
还可以用于在多TMS34020同步由两个或两个以上TMS34020s产生的视频信号
图形系统。
CPU控制寄存器
五年的I / O寄存器（ CONVDP ， CONVMP ， CONVSP ，控制和PSIZE ）提供CPU控制
配置TMS34020操作具有特定特性。这些特征包括间距为
像素转移，窗口检查模式，布尔运算或像素处理操作，透明模式，
PIXBLT方向控制，并且像素尺寸。
中断接口寄存器
两个专用的I / O寄存器（ INTENB和INTPEND ）监控和屏蔽中断请求的TMS34020 ，
其中包括两个外部产生的中断和三个内部产生的中断。一个内部中断
请求可以在下列条件之一来产生。
窗冲突：一个已经尝试写一个像素到一个位置内或在指定的外
窗口边界。
主机中断：主机处理器设置在主机的控制寄存器的中断请求位。
显示中断：一个指定的水平行中的帧被显示在屏幕上。
总线故障。
单步仿真器。
当主处理器设置在主机接口寄存器的控制位不可屏蔽中断（ NMI
在HSTCTLH ） 。在主机启动中断了模式位（ NMIM在HSTCTLH ），使和相关
禁止在堆栈中保存处理器状态的，当中断发生。这是有用的，如果主机的愿望
使用主机的中断释放TMS34020执行指令（即之前，堆栈指针前
初始化） 。的TMS34020复位功能由一个专用引脚来控制。
存储器控制器/本地存储器接口
所述存储器控制器管理的TMS34020的接口到本地存储器，并自动执行
位调整和必要的掩蔽到位于内存中的任意位边界访问数据。该
存储器控制器自主地操作相对于给CPU。它有一个写队列1场（ 132位）
深，允许其完成必要的存储器周期中插入一个字段到内存不延迟
执行后续指令。只有当完成前需要一个第二存储器操作
第一操作是被迫推迟执行后续指令的TMS34020 。
的TMS34020直接接口到标准动态RAM和，特别是在标准的视频RAM中，例如
作为TMS44C251多端VRAMs 。该TMS34020存储器接口包括本地地址/数据总线
（LAD），在DRAM行/列地址（RCA）总线，以及相关联的控制信号。当前选定的字
地址（28比特）和状态（4位）被复用在LAD总线上的数据。 RCA的公交车可以直接
连接地址/地址复用的DRAM ，从64K到16M 。刷新DRAM的支持
CAS先于RAS的刷新周期。
12
邮政信箱1443
休斯敦，得克萨斯州77251-1443
