科通
哈
公司
SYNTH_CLK_FREQ =有效载荷数据怒气= [ Message_data_bits / （ Message_data_bits + ECC_bits +
Synchronization_bits ）] * CHANNEL_CLCK_FREQ
[1]
4字节的值= [合成器字节1 ，合成器字节2 ，合成器字节3 ，合成器字节4 ] = B1 ， B2 ， B3 ， B4
B1，B2， B3，B4 = [ SYNTH_CLK_FREQ * 2
32
] / 180
编程合成器1 ，编码器有效载荷的时钟，需要写这个值寄存器0x0C的，
0X0D ，为0x0E ， 0x0F的和。
[2]
2.4
同步支持
所有synchroniztion支持由AHA4540执行。见AHA4540产品规格
查看详细信息。
2.4.1
LED状态定义（ D1 - D8 ）
LED德网络nition
LED灯
D1
D2
D3
D4
D5
D6
D7
D8
表1：
LED德网络nition
GOUT_0
GOUT_1
未使用
未使用
SW1
SW2
SW3
FPGA编程
2.4.2
交换机定义
交换机的定义
开关DEFITION
重新编程的FPGA
未定义
未定义
复位AHA4540 ， AD9851和FPGA
2.4.4
JUMPER时钟配置（ JP8 ）
跳线时钟配置
解码器CLKSYNC源
VCO2
用户提供的S_DCLK_IN SMA
(J13)
频率合成器2
表2：
推
按键
SW0
SW1
SW2
SW3
表4：
JP8销
1,2,3
1-2
3-4
5-6
2.4.3
JUMPER时钟配置（ JP7 ）
跳线时钟配置
编码器CLKSYNC源
VCO1
频率合成器1
2.5
LOOPBACK - 测试1
表3：
JP7销
1,2,3
1-2
2-3
试验1的路由的未编码的数据输入到
通过EVB的整个数据路径中的输出数据
包括输出连接为用户
通道。编码器和解码器被配置
对于一个（ 128120 ）
2
码和信道速率是50
兆赫。将电缆连接到BERT规定。
连接额外的SMA转SMA跳线
S_EDATA到S_CDATA和S_ECLK之间
S_CCLK 。
PS4540evb_0802
科通通信有限公司的子公司
第37 5
