位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第0页 > XC5215-3PG156C > XC5215-3PG156C PDF资料 > XC5215-3PG156C PDF资料1第24页
R
XC5200系列现场可编程门阵列
假菊花链
不同配置的多个器件可以CON组
已连接在一起以伪菊花链，条件是所有的
该设备是在快速模式下。单个比特组合
流被用于配置的快速模式下的链
设备，但在输入数据总线必须驱动每个D0-D7
装置。领带的第一个器件的高的CS1引脚为config-
置的，或将其漂浮在XC5200 ，因为它有一个跨
上拉功能。每个FPGA的DOUT引脚连接到
CS1端在链中的下一个设备的。的D0-D7输入的
有线连接到并联的每个设备。在DONE引脚
接到一起，被一个或多个内部DONE上拉
激活。另外，一个4.7 kΩ的外部电阻可
使用时，如果需要的话。 （见
图37第122页）
CCLK引脚
连接在一起。
在菊花链中的所有DONE引脚的规定
连接在一起仅适用于快速模式，并且仅当所有
链中的设备是同时变为有效。
在快速模式下的所有设备都同步到DONE
引脚。之后，用户I / O的每个设备被激活
DONE引脚该设备变为高电平。 （确切的时间是
通过选项的位流生成确定软
洁具）。由于DONE引脚为开漏和不
驱动高值，搭售所有设备的DONE引脚
同时防止链中的所有设备从去高
直到该链中的最后一个设备已完成其配置
配给周期。
STATUS引脚DOUT被拉低两个内部振荡器
周期（通常为1 MHz ）后， INIT是公认的高，
并保持低电平，直到该设备的配置内存
满。然后， DOUT被拉高到信号的下一个设备中
链接受对D7-D0中的配置数据
总线。所有器件的接收和识别六个字节的预
安布尔和长度计数，无论在CS1水平;
但随后的帧数据只接受时， CS1是
高，设备的配置内存是不是已经
满。
OE / T
RESET
0
0
1
0
1
1
0
1
0
1
.
等
.
产量
连接的
到CCLK
低电平有效输出
高电平输出
.
.
X5223
图22 ： CCLK产生的XC3000硕士
驱动XC5200系列奴隶
快速模式
快速模式类似于从机串行模式时，除了
数据以并行格式，并移入
目标设备一次一个字节，而不是一个位的时间。该
数据被并行加载到八个不同的列：它是
没有内部序列化。八比特的配置数据是
装载有每一个CCLK周期，因此该配置
模式运行在其它6的8倍的数据速率
模式。在这种模式下， XC5200系列能够支持的
移植一个CCLK的频率为10兆赫，这等效于
一个80 MHz的串口速率，因为8位配置
数据每CCLK周期被加载。在一个XC5210
快速模式下，例如，可以在约2配置
女士。在快速模式下不支持CRC错误入住
荷兰国际集团，但支持恒定场错误检查。一
长度计数未在快速模式下使用。
在快速配置模式下，外部信号
驱动CCLK输入（ S） 。并联组态的第一个字节
定量数据必须可在FPGA的D输入
第二上升CCLK的之前的设备很短的建立时间
边缘。随后的数据字节每个CON-移入
secutive CCLK的上升沿。看
图38 123页。
位流生成当前生成的比特流suffi-
cient在除Express中的所有配置模式进行编程。
额外的CCLK周期要完成的组态
比，由于在这种模式中，数据读出的8比特的速率
每个CCLK周期，而不是每个周期一位。一般情况下，
整个启动过程需要的比特数即
等于所需的CCLK的周期数。另外一个
5个CCLK （相当于40个比特）可以保证的COM
完井结构，而不管启动选项
选择。
与相同配置的多个从器件可
有线平行D0 - D7输入。在这种方式中，多个
设备可以同时进行配置。
设置CCLK频率
对于主模式， CCLK可以在三个中的一个产生
频率。在默认的低速模式下，频率为
名义上为1 MHz 。在快速CCLK的模式中，频率是
名义上是12兆赫。在介质的CCLK模式下，频率
名义上是6兆赫。的频率范围为-50 ％ + 50％ 。
运行时的频率被选择的选项
比特流生成软件。如果XC5200系列主
正在推动XC3000-或XC2000家族的奴隶，慢CCLK
模式必须被使用。慢速模式是默认的。
表11 ： XC5200位流格式
数据类型
填充字节
前言
长度计数器
填充字节
价值
11111111
11110010
COUNT （ 23 ： 0 ）
11111111
出现
一旦每比特
流
7-106
1998年11月5日（版本5.2 ）
