位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第499页 > IDT82V2108BB > IDT82V2108BB PDF资料 > IDT82V2108BB PDF资料2第40页
IDT82V2108 T1 / E1 / J1八FRAMER
产业
温度范围
相对标准偏差[1： 8 ] *
RSFS [1： 8 ] *
接受
系统
接口
FRAME
处理器
FIFO
DPLL
接收器
LRD [1： 8]
LRCK [1： 8]
RSCK [1： 8]
注：* RSD ， RSFS被计时RSCK
图 - 13接收时钟Master全E1或T1 / J1模式
RSCK是2.048M ：
RSCKn
当DE （ B4 ， E1-010H ）为逻辑0， FE （ B3 ， E1-010H ）为逻辑0 ：
RSFSn
RSDn
1
2
3
4
5
TS31
6
7
8
1
2
3
4
5
TS0
6
7
8
1
2
3
4
TS1
5
6
当DE （ B4 ， E1-010H ）为逻辑1和FE （ B3 ， E1-010H ）为逻辑0 ：
RSFSn
RSDn
1
2
3
4
5
TS31
6
7
8
1
2
3
4
5
TS0
6
7
8
1
2
3
4
TS1
5
6
当DE （ B4 ， E1-010H ）为逻辑0， FE （ B3 ， E1-010H ）为逻辑1 ：
RSFSn
RSDn
1
2
3
4
5
TS31
6
7
8
1
2
3
4
5
TS0
6
7
8
1
2
3
4
TS1
5
6
当DE （ B4 ， E1-010H ）为逻辑1和FE （ B3 ， E1-010H ）为逻辑1 ：
RSFSn
1
2
3
4
5
TS31
6
7
8
1
2
3
4
5
TS0
6
7
8
1
2
3
4
TS1
5
6
RSDn
图 - 14 E1接收时钟Master全E1模式 - 功能时序示例
40
