IDT82V2108 T1 / E1 / J1八FRAMER
产业
温度范围
3.11.1.1.2
接收时钟从外部信令模式
在此模式（参见图 - 10 ） ，该数据在系统界面
由RSCCK主频。该RSCCK的有效边沿用于采样
在RSCFS或脉冲来更新上RSDn ， RSFSn的数据和
RSSIGn由下位的寄存器决定（参照TA-
BLE - 13 ） 。
图 - 11 & 12显示功能时序的例子。位的每个1
时隙是第一位要被输出。
除了所有的接收时钟描述的常用功能
从模式，在这种模式下的特殊特征是，所述多官能
销RSCKn / RSSIGn用作RSSIGn以输出所提取的信令
位。所提取的信令比特的时隙上的数据排列
RSDn销（见图 - 5）。
在外出时的信号多帧状态，输出信号
比特ABCD的RSSIGn引脚可以强制为所有的人，如果
OOSMFAIS （B2 ， E1-001H ）被设置为1 。
表 - RSCCK 13.有效边沿选择（在E1接收时钟
从站外信令模式）
位确定RSCCK的有效边沿
RSCFS
RSFSn
RSDn
RSSIGn
FE （ B3 ， E1-010H ）
DE （ B4 ， E1-010H ）
注意：
如果FE （B3 ， E1-010H ）和DE （B4 ， E1-010H ）的设置是
不同的是， RSFSn将RSDn提前一个时钟边沿。
对FE （B3 ， E1-010H ）八成帧器的应设置为相同的
值，以保证RSCFS为8帧调节器被采样在同一
活跃的边缘。
有一个特殊的情况下，当在CMS （B2 ， E1-010H ）为逻辑1和
将DE （B4 ， E1-010H ）等于FE（ B3， E1-010H ） 。该
RSD_RSCFS_EDGE （ b5的， E1-014H ）是无效的，并在RSDn的信号，
RSSIGn和RSFSn引脚被更新RSCCK的第一活性边缘。
RSCCK
RSCFS *
FIFO
DPLL
接收器
LRD [1： 8]
LRCK [1： 8]
相对标准偏差[1： 8 ] *
RSFS [1： 8 ] *
RSSIG [1： 8 ] *
接受
系统
接口
FRAME
处理器
弹
商店
注：* RSCFS ， RSD ， RSSIG ， RSFS被计时RSCCK
图 - 10接收时钟从外部信令模式
该CMS （ B2 ， E1-010H ）为逻辑0 ，即bankplane速度为2.048Mbit /秒。将DE （B4 ， E1-010H ）是逻辑
1， FE （ B3 ， E1-010H ）为逻辑0的时隙偏移和位偏移量能都为0 ：
RSCFS
RSCCK
RSFSn
1
2
3
4
5
TS31
RSSIGn
X
X
X
X
A
B
C
D
P
X
X
X
6
7
8
1
2
3
4
5
TS0
X
X
X
X
X
X
X
6
7
8
1
2
3
4
TS1
X
A
B
5
6
RSDn
（在' X'代表着充满位，没有任何意义。在' P'代表的奇偶校验位。）
图 - 11 E1接收时钟从外部信令模式 - 功能时序例1
38
