飞思卡尔半导体公司
电气设计注意事项
使用建议下面的列表，以确保正确的DSP运算。
提供从电路板的电源，以每一个低阻抗路径
V
CC
销在DSP上，并从
板接地每个
GND
引脚。
使用至少六个0.01-0.1
F
旁路电容器放置在尽可能靠近到的四个边
包连接
V
CC
电源向
GND
.
确保电容器引线和相关的印刷电路走线连接到芯片
V
CC
和
GND
引脚每个电容的引线小于0.5英寸。
使用至少4层PCB板与两个内层
V
CC
和
GND
.
由于DSP输出信号具有快速的上升和下降时间，PCB走线长度应该是最小的。
这个建议特别适用于地址总线和数据总线以及
IRQA
,
IRQB
,
IRQC
,
IRQD
,
TA
和
BG
销。建议使用6英寸的量级最大的PCB走线的长度。
考虑所有的设备载荷以及寄生电容，由于PCB走线时，你计算
电容。这与较高的电容负载，可以创造更高的系统尤其重要
在瞬态电流
V
CC
和
GND
电路。
所有输入都必须被终止（即，不允许浮动）由CMOS电平以外的三个销
内部上拉电阻（
TRST
,
TMS
,
DE
).
要特别小心，尽量减少对噪声水平
V
CCP
,
GND
P
和
GND
P1
销。
以下引脚必须在上电期间被断言：
RESET
和
TRST
。稳定
EXTAL
信号
应该对之前的无效供给
RESET
。如果在V
CC
到达EXTAL之前所需要的电平
是稳定的或其他“要求
RESET
持续时间“条件得到满足（见
表2-7 ） ，
该装置电路
可以是处于未初始化状态可能导致显著功耗和发热量向上一点。设计
应最大限度地减少这种情况，以最短的时间。
确保电期间，并在整个DSP56L307操作，V
CCQH
始终高于或
等于在V
CC
电压电平。
如果有多个DSP器件是在同一块板上，检查串扰或过度尖峰用品
由于该设备的同步操作。
端口数据总线（
D[0–23]
） ， HI08 ， ESSI0 ， ESSI1 ， SCI和计时器都使用内部饲养者
保持最后的输出值，即使当内部信号是三态的。通常情况下，没有拉或
下拉电阻，应使用与这些信号线。然而，如果DSP被连接到一个
设备要求上拉电阻器（如MPC8260 ） ，推荐的电阻值是10千欧
或更小。如果有一个以上的DSP ，必须并联地连接到另一台设备时，上拉电阻
价值需求变化如下：
- 2的DSP = 7 kΩ或更小
- 3的DSP = 4 kΩ或更小
- 4的DSP = 3 kΩ或更小
- 5的DSP = 2 kΩ或更小
- 6的DSP = 1.5 kΩ或更小
飞思卡尔半导体公司...
4-3
欲了解更多有关该产品，
转到： www.freescale.com
