DS2156
2.详细说明
该DS2156是一个软件可选的T1 ，E1或J1单芯片收发器（ SCT ）短途和长
距离应用。背板是用户可配置的TDM或UTOPIA II总线接口。该
DS2156是由一个刘，成帧器， HDLC控制器和UTOPIA / TDM背板接口，
并通过配置为Intel或Motorola总线操作的8位并行端口进行控制。该DS2156是
引脚和软件与DS2155兼容。
刘是由发射和接收接口和抖动衰减器。发送接口
负责产生必要的波形，用于驱动该网络，并提供正确的
源阻抗取决于所使用的介质类型。 T1波形生成包括DSX -1线路
附加件以及CSU线-7.5dB ， -15dB和-22.5dB的附加件。 E1波形生成包括
G.703波形为75Ω同轴电缆或120Ω双绞线电缆。接收接口提供网络
从网络终端和复苏时钟和数据。接收灵敏度自动调节
输入的信号，并且可以被编程为0至43分贝或0到12dB E1的应用程序和为0 30分贝
或0至36分贝为T1的应用程序。抖动衰减器将删除发送或相位抖动
接收的信号。该晶体抖动衰减器只需要一个2.048MHz的MCLK为E1和T1
应用程序（在T1的应用程序中使用一个1.544MHz的MCLK的选项），并可以放置在任一
发送或接收数据的路径。在LIU的一个附加特征是一个CMI编码器/解码器，用于连接
光网络。
在发送端，时钟，数据和帧同步信号是由背板提供给成帧器
接口部分。成帧器插入适当的同步取景模式，报警信息，
计算并插入CRC码，并提供B8ZS / HDB3 （零码抑制）和AMI
线路编码。接收端解码成帧器AMI ， B8ZS和HDB3线路编码，同步到
数据流，报告报警信息，帧计数/编码/ CRC错误，并提供时钟/数据
帧同步信号到背板接口部分。
同时发送和接收路径具有两个HDLC控制器。在HDLC控制器发送和
通过成帧器块接收数据。的HDLC控制器可以分配给任何时隙，组
时隙，时隙的或FDL （T1），或萨位（ E1）的一部分。每个控制器有128字节的FIFO ，从而
减少处理器开销来管理的数据流所需的时间量。另外，内置的
需要在SS7应用降低处理器时支持。
背板接口提供发送和从主机系统接收数据的一种通用方法。
弹性存储器，用于连接到异步系统提供了一个方法，从一个T1 / E1转换
网络到2.048MHz的， 4.096MHz ， 8.192MHz的，或N X路64kHz系统背板。弹性商店也
管理滑移条件（异步接口） 。交织总线选项（IBO ）设置，以允许向上
八个收发共享在TDM模式中的高速底板。
并行端口提供访问的DS2156的功能控制和配置。扩展
系统信息总线（ ESIB ）功能允许多达8的收发器，以通过单个读为可访问的
中断状态或其他用户可选择的报警状态信息。诊断功能包括：
环回， PRBS图形产生/检测，和16位循环式和环式代码生成与
检测。
11 262
