测试和诊断
该CLC5902支持IEEE 1149.1标准的JTAG
边界扫描的I / O的。以下引脚：
TRST
TMS
TDI
TDO
TCK
（测试复位）
（测试模式选择）
（测试数据）
（测试数据输出）
（测试时钟）
下列信号的实时访问由设置
配置控制接口调试寄存器：
NCO的正弦和余弦输出
经过一轮以下搅拌机数据
F1和F2之前的数据
在AGC中的CIC滤波器之后的数据
接入点进行复用，以一个20位并行输出
把它从信号引脚中创建的端口
POUT [15： 0]，
AOUT ，回合， SFS ，
和
RDY
根据该表
如下：
普通模式引脚
POUT [15 ：0]的
RDY
SFS
AOUT
布特
调试模式引脚
DEBUG[19..4]
DEBUG[3]
DEBUG[2]
DEBUG[1]
DEBUG[0]
下面的JTAG指令的支持：
指令
绕行
EXTEST
IDCODE
采样/预
高阻
描述
直接连接到TDI ，TDO
驱动“外测试” TAP控制器的输出
连接32位ID寄存器TDO
驱动“ samp_load ” TAP控制器的输出
三态输出
JTAG边界扫描可以用来验证印刷
电路板的连续性在系统级别。
用户能够为一个值编程到TEST_REG和
代替这种从普通通道输入
AIN /
箱子
引脚与横梁选择它。随着NCO
频率设置为0，它允许的DDC和输出
待验证芯片的接口。此外， AGC环路
可以通过设置AGC_HOLD_IC高和设定开
在DVGA汀通过编程批增益
吃值到AGC_IC_A / B寄存器。
SCK
将被设置为适当的选通信速率为每个调试
挖掘点。
POUT_EN
和
PSEL[2..0]
有没有效果
调试模式。的输出被接通时，在调试
模式位被置位。普通串行输出也被禁用。
控制寄存器
该芯片是通过使用8-配置和控制
位控制寄存器。访问这些寄存器用于读
荷兰国际集团或通过控制总线引脚（ CE ， RD ， WR写，
A [ 7：0]和D [7： 0]）中所描述的控制接口仲
化。寄存器名称和说明中列出
表5 。
控制寄存器
注册名称
DEC
DEC_BY_4
规模
宽度
11b
1b
6b
TYPE
读/写
读/写
读/写
默认
a
7
0
0
ADDR
0(LSBs)
1(MSBs)
1
2
位
7:0
2:0
4
5:0
描述
CIC抽取控制。 N = DEC + 1 。有效范围为7 2047格式是一个无符号
整数。这将影响两个通道。
控制在F2的抽取因子。 0 =抽取了2 1 =摧毁了4。这既影响
通道。
CIC尺度参数。格式是一个无符号整数，表示左位的数量
转移到在之前的CIC滤波器的数据执行。有效范围是从0到40这会影响
两个通道。
左位移位前F1通道A的值
左位移位前F1通道B的值
确定串行输出时钟的速率。输出速率是FCK / （RATE + 1）。无符号整数。
启用串行输出引脚
AOUT ，回合， SCK ，
和
SFS 。
0 =三态。 1 =启用。
确定的极性
SCK
输出。 0 = AOUT ，
回合，
和
SFS
改变的上升沿
SCK的（捕捉下降沿） 。 1 =改变他们在SCK的下降沿。
确定的极性
SFS
输出。 0 =高电平有效。 1 =低电平有效。
确定的极性
RDY
输出。 0 =高电平有效。 1 =低电平有效。
决定串行输出的模式。 0 =每个通道都是其各自的引脚输出，
1 =两个信道复用和输出
AOUT 。
另请参阅表2 。
当控制
SFS
变为有效。 0 = SFS脉冲之前的I和Q字的开始。
1 = SFS脉冲仅一次之前，每个I / Q采样对的开始（即在一对被视为一个
双字大小）的I字之前的Q字。见图29 。
决定输出的数字格式。 0 =截断串行输出8位。并行输出的截取
cated到32位。 1 =圆形串行和并行到16位。所有其它位被置为0 。
2 =圆形串行和并行到24位。所有其它位被置为0。3 =输出浮点。
8位尾数， 4位指数。所有其它位被置为0 。
GAIN_A
GAIN_B
率
SOUT_EN
SCK_POL
SFS_POL
RDY_POL
MUX_MODE
PACKED
3b
3b
1B
1b
1b
1b
1b
1b
1b
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
0
0
1
0
0
0
0
0
0
3
4
5
6
6
6
6
6
6
2:0
2:0
7:0
0
1
2
3
4
5
格式
2b
读/写
0
6
6:7
表5
CLC5902控制寄存器
1999美国国家半导体公司
21
牧师3.05 1999年5月27日
