AD9876
第4位至第7位：插值滤波器选择
位4至7中定义的内插滤波器的特性和
插补速度。
位7 ： 4 ;
0
×
2 ;插值绕道
0
×
0 ;见TPC 1. 4倍插值， LPF
0
×
1 ;见TPC 2 。
2×
插值， LPF
0
×
4 ;见TPC 3. 4 ×插值， BPF ，邻近的图像
0
×
5 ;见TPC 4.2倍插值， BPF ，邻近的图像
0
×
8 ;见TPC 5. 4 ×插值， BPF ，较低的图像
0
×
℃;见TPC 6. 4倍插值， BPF ，上图片
内插因子对CLK -A有直接影响
输出频率。当发送输入数据多路转换器是
启用（ 10位/ 12位模式） ：
f
CLK
A
=
2
×
f
DAC
K
哪里
K
是内插因子。当发送输入数据
多路复用器被禁用（ 5 / 6位模式） ：
电路。继电源，接地和布局recommen-
在本节dations将帮助您获得最佳的性能
从的MxFE 。
元件布局
如果元件放置以下三个准则
其次，机会是从最佳性能
的MxFE都大大增加了。首先，管理返回的路径
流过所述接地平面的电流，使高频
来自数字电路的开关电流不会在流
下的MxFE或模拟电路的地平面。二，保持
嘈杂的数字信号路径和敏感的接收信号路径
短越好。第三，保持数字（噪声生成）和
类似物（噪声敏感）电路尽量远离彼此
成为可能。
为了更好地管理返回电流，纯数字电路
产生高开关电流应该是最接近
电源输入。这将保持在最高频率的回报
电流路径短，并防止它们从行进过
接地平面的敏感的MxFE和模拟部分。另外，
这些电路应慷慨地绕过每一个设备
这将进一步降低高频接地电流。
所述的MxFE应放在相邻的数字电路，
使得接地返回来自数字部分的电流
下的MxFE在接地平面不会流动。模拟
电路应放在最远的电源。
的AD9876具有若干引脚，用于去耦敏感
内部节点。这些引脚REFIO ， REFB和REFT 。该
去耦连接这些点电容应具有
低ESR和ESL 。这些电容应尽量靠近
到的MxFE尽可能并直接连接到模拟
接地平面。
连接到FSADJ引脚的电阻也应放在靠近
到该设备，并直接连接到模拟地平面。
电源层和去耦
f
CLK
A
=
f
DAC
K
哪里
K
是内插因子。
寄存器8接收器和时钟输出
设置
位0 ： RX端口复用器绕道
设置此位为高绕过RX端口输出多路复用器。
这将输出只有6个MSB ADC字。此模式
使超过55 MSPS ADC的采样速率。
第2位： RX端口LS四位一
重新配置AD9876为接收模式的预期少
前最显著位显著位。
第3位：三态RX端口
该位设置接收输出接收[ 5 ： 0]为高阻抗
三态模式。它可以用于与其它设备共享总线。
第4位，第5位：禁用CLK -A ，禁止CLK -B
设置第4位和第5位停止CLK - A或CLK - B，分别
从切换。输出保持低电平。设置第4位和第5位
修复CLK - A或CLK -B ，以低输出电平。
第6位：反转CLK -A
设置6位高反转CLK -A的输出信号。
第7位：反转CLK -B
设置此位为高反转CLK -B输出信号。这effec-
tively改变接收的定时[5：0 ]和接收同步信号
从上升沿触发相对于下降沿触发
到CLK -B信号。
F装置，管芯版本
该寄存器存储芯片的裸片版本。它是一个读 -
只有注册。
PCB设计考虑
虽然AD9876是一款混合信号器件，部件应
被视为一个模拟分量。片上的数字电路
经过特别设计的影响降到最低的
数字开关噪声都会对模拟的操作
在AD9876评估板演示了一个很好的动力
供应分配和去耦策略。本主板具备四个
层：两个信号层，一个接地平面，以及一个电源层。
电源平面被分成用于3V的3VDD部
数字逻辑电路，一个DVDD部分用于提供数字
在AD9876中， AVDD部分的电源引脚用于提供
在AD9876 / AD9875的模拟电源引脚和VANLG
部分，它提供的高电压模拟组件
董事会。该3VDD部通常具有最高的
在电源平面和频率的电流应保持在
从最远的的MxFE和董事会的模拟部分。该
飞机DVDD部分带给用于电源电流
所述的MxFE的给设备的数字部分。这应该是
同样对待的3VDD电源平面和地防止
去了的MxFE或模拟组件的下方。的的MxFE
主要应坐于电源平面的AVDD部分。
AVDD和DVDD电源层可以由相同的馈送
低噪声电压源;然而，它们应该被解耦
彼此以防止在DVDD产生的噪声
中的MxFE从破坏AVDD电源部分。这
可以通过使用电压源之间的铁氧体磁珠来完成
DVDD之间的源极和AVDD 。这两个DVDD
和AVDD应具有低的ESR ，散装的去耦电容
REV 。一
–23–
