AD9876
时钟和振荡电路
AINP
AINN
SHA
A / D
D / A
收益
SHA
A / D
D / A
收益
A / D
校正逻辑
AD9876
对AD9876的内部振荡器产生的所有采样时钟
从基本频率的石英晶体。图3a示出了
石英晶体的连接方式OSCIN （引脚1 ）之间
XTAL （引脚48 ）与并联谐振负载电容为试样
由晶振制造商指定。内部振荡器电路
还可以通过施加到OSCIN一个TTL电平的时钟过驱动
与XTAL悬空。
PLL具有10兆赫之间的频率捕获范围
和64兆赫。
AD9876
XTAL
XTAL
OSCIN
Y1
C1
C2
操作图2. ADC理论
ADC的数字数据输出有两种表示的
补码格式。这些饱和到满量程或零的时候
输入信号超过输入电压范围。
二进制补码的数据格式如下所示：
011 。 。 11 ：最大
000 。 。 01 ：中间电平+ 1 LSB
000 。 。 00 ：中间电平
111 。 。 11 ：中级 - 1 LSB
111 。 。 10 ：中级 - 2 LSB
100 。 。 00 ：最低
的最大值将是从ADC输出，当
RX +输入比RX-输入1 V或更高更大。该迷你
妈妈值将输出从ADC时RX-输入是
1伏或小于在Rx +输入多越大。这将导致一个全
2 VPPD规模ADC的电压。
该数据可以被转换到通过直接二进制数据格式
简单地反转最显著位。
最佳的ADC性能将达到ADC时
时钟源从步骤f选
OSCIN
而OSCIN引脚驱动
从一个低抖动时钟源。降解起订量
抖动对ADC的时钟将取决于如何快速输入
改变在取样实例。 TPC 36图这样的效果的
ENOB的形式与输入频率的两个时钟
情景。
该ADC的全精度模式下的最大采样率，
即输出12位， 55 MSPS 。 TPC图33示出了ADC
在ENOB与F性能
ADC
。最大采样率
在ADC中的半精密模式，即，输出5位的，
为64 MSPS 。接口的定时在充分描述
收到此数据表中的端口时序部分。
数字高通滤波器
图3a。一个基本模式晶体连接
稳压控制器
该AD9876包含一个片上稳压器控制器
（ VRC ），用于提供线性1.3 V电源低电压数字
电路或其它外部使用。该VRC由运算放大器
和一个电阻分压器。如图3b所示，电阻
分压器确定的1.3伏的电压的反相输入端
放大器时DVDD等于其标称电压
3.3 V左右的运算放大器的反馈回路将调整门
电压使得在FB引脚的电压V
FB
，将等于
的电压在运算放大器的反相输入端。
3.3V
DVDD
2R
AD9876
S
门
G
D
FB
V
FB
= 1.3V
C
SI2301
V
OUT
1.3R
图3b 。 1.3 V线性稳压器的连接
以下所述的ADC，有一个可旁路的数字高通滤波器。该
响应是一个单极点高通滤波器的IIR 。传递函数是：
H
(
z
)
=
1 – 0.99994
Z
–1
(
) (
1 – 98466
Z
)
–1
其中所述的采样周期是相等的ADC时钟周期。
这导致了3dB的频率大约为1 / 400的
ADC的采样速率。的传递函数被绘制为
32 MSPS和50 MSPS的29 TPC TPC和32 。
数字高通滤波器引入1 ADC时钟周期的延迟。如果
高通滤波器功能是不希望的，该高通滤波器可被绕过，并且
延迟不会发生。
从该电路的最大电流输出在很大程度上依赖新生
动摇MOSFET器件上。对于所示的SI2301 ， 250毫安
可交付。稳压输出电压应该有散
去耦和高频去耦电容到地
所要求的负荷。调节器电路将保持稳定
0.1容性负载
F
和47
F.
但是应当注意的是，调节的输出电压V
FB
，是
正比于DVDD 。因此，在变化百分比
DVDD也将在稳压输出电压见过。该
负载调整率大致相等的导通电阻
MOSFET器件选择。为SI2301 ，这是约60毫欧。
REV 。一
–17–
