AD9832
AD9832 TO 68HC11 / 68L11接口
图27显示了AD9832和之间的串行接口
在68HC11 / 68L11微控制器。该微控制器
在SPCR配置为主通过设置MSTR位为1
这提供了一个串行时钟SCK上，而MOSI输出
驱动串行数据线SDATA 。由于微控制器
不具有专用的帧同步引脚时， FSYNC信号是
源自端口线（ PC7 ） 。其是否在建立条件
在界面上正确操作如下： SCK空闲时为高电平
写操作（ CPOL = 0 ）之间，数据在SCK有效
下降沿（ CPHA = 1）。当数据被发送到
AD9832的FSYNC线被拉低（ PC7 ） 。串行数据
从68HC11 / 68L11是8位字节传送
只有8个时钟下降沿在发射周期内发生。数据
首先发送MSB 。为了将数据加载到AD9832 ，
PC7保持低电平第8位被转移后，第二
串行写操作被执行的AD9832 。只有在
第二个8位传输FSYNC应采取
再高。
68HC11/68L11
80C51/80L51
AD9832
P3.3
RXD
TXD
FSYNC
SDATA
SCLK
为清楚起见省略额外的引脚
图28. 80C51 / 80L51到AD9832的接口
AD9832 TO DSP56002接口
AD9832
图29显示了AD9832和之间的界面处的
DSP56002 。该DSP56002配置为正常模式
用门控内部时钟异步操作（SYN = 0，
GCK = 1， SCKD = 1）。帧同步引脚间产生
应受（ SC2 = 1 ） ，该转让是16位宽（ WL1 = 1 ， WL0
= 0），并且帧同步信号将帧的16位（ FSL = 0）。
帧同步信号可以用针SC2，但它需要
被施加到AD9832之前反转。接口
的DSP56000 / DSP56001是类似于DSP56002的。
DSP56002
PC7
MOSI
SCK
FSYNC
SDATA
SCLK
AD9832
SC2
性病
为清楚起见省略额外的引脚
SCK
FSYNC
SDATA
SCLK
图27. 68HC11 / 68L11到AD9832的接口
AD9832 TO 80C51 / 80L51接口
为清楚起见省略额外的引脚
图28显示了AD9832和之间的串行接口
在80C51 / 80L51微控制器。微控制器是能操作
ated在模式0， TXD的80C51 / 80L51的驱动器的SCLK
在AD9832的同时RXD驱动串行数据线SDATA 。
在FSYNC信号从一个位可编程再次衍生
销在该端口上（ P3.3被在图中使用）。当数据是
要被发送到的AD9832 ， P3.3被拉低。该
因此，在8位80C51 / 80L51传输的数据字节， 8只下跌
SCLK沿出现在每一个周期。加载余下的8位
到AD9832 ， P3.3为低电平的第一个8位数据后，
发送并开始执行第二次写入操作，以发送
数据的第二个字节。 P3.3被拉高之后的完井
化的第二次写入操作的。 SCLK应怠速高
两者之间的写入操作。在80C51 / 80L51输出
其中有LSB在前的格式的串行数据。在AD9832
第一个接受MSB （ 4个MSB作为控制信息
化，接下来的4比特被设置为地址，而8个LSB包含
将数据写入到目的寄存器时） 。因此，该
发送80C51 / 80L51的程序必须考虑到这个AC-
计数和重新排列比特，使最高有效位首先输出。
图29. AD9832以DSP56002接口
AD9832评估板
在AD9832评估板允许设计人员评估
高性能AD9832的DDS调制器以最小的
努力。
为了证明该设备能满足用户的波形synthe-
SIS的要求，用户只需要3.3 V或5 V电源
供应IBM兼容PC和频谱分析仪沿
与评估板。该评估板设置如图
下文。
DDS的评估套件包括一个人口稠密，测试AD9832
印刷电路板，以及用于控制所述软件
AD9832 ，在Windows环境中。
IBM兼容PC
并口
并口
打印机电缆
AD9832评价
板
AD9832.EXE
图30. AD9832评估板安装
–14–
REV 。一
