位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第86页 > SST49LF040-33-4C-WH > SST49LF040-33-4C-WH PDF资料 > SST49LF040-33-4C-WH PDF资料1第9页
4兆位闪存LPC
SST49LF040
超前信息
模式选择
该SST49LF040闪存设备可以工作在
两个不同的接口模式：对LPC模式和Paral-
LEL编程（ PP ）模式。在模式引脚用于设置
接口模式选择。如果MODE引脚设置为逻辑
高，该装置是在聚丙烯模式;如果MODE引脚设置，而
低，该装置是在LPC模式。模式选择
针之前必须对设备的操作进行配置。模式
引脚在内部上拉下来，如果该引脚悬空。在
LPC模式中，设备被配置为使用标其主机
准LPC接口协议。主机之间的通信
和SST49LF040通过4位发生的I / O通信
化的信号， LAD [ 3：0]和LFRAME ＃ 。在PP中模式中，
设备通过一个11位地址和8位的编程
数据I / O并行信号。地址输入是多
路开关连接于行和列由控制信号R / C＃中选择
引脚。行地址被映射到更高的内部
地址和列地址被映射到
较低的内部地址。参见图1 ，该设备的MEM
储器映射，进行地址分配。
在TBL ＃引脚低电平有效的信号，可以防止程序和
删除前的引导扇区操作。当TBL ＃引脚
高举，上引导扇区的写保护显示
体健。在WP ＃引脚功能相同的
设备内存的剩余行业。该TBL ＃和
WP ＃引脚写保护功能，独立运作
的另一个。
无论TBL ＃和WP ＃引脚必须设置为自己需要的亲
tection状态开始编程或擦除操作之前，
化。在TBL ＃或WP ＃引脚产生一个逻辑电平的变化
编程或擦除操作可能会导致unpre-期间
预测的结果。
RESET
A V
IL
在INIT ＃或RST ＃引脚启动设备复位。 INIT ＃
和RST ＃引脚内部具有相同的功能。这是
开车INIT ＃或RST ＃引脚为低电平，系统过程中需要
复位，以确保正确的CPU初始化。在读
操作时，驾驶INIT ＃或RST ＃引脚为低电平，取消选择
装置，并将输出驱动器， LAD [ 3：0] ，在高
阻抗状态。复位信号必须保持为低电平
读笔时间最少
RSTP
。复位延迟会发生，如果
编程或擦除过程中执行复位程序
操作。请参阅表14 ，复位时序参数，用于
更多的信息。在激活程序的设备复位
或擦除操作会中止操作和内存内容可能
成为无效的，由于数据被涂改或损坏
一个不完整的擦除或编程操作。
LPC模式
CE＃
在CE ＃引脚，启用和禁用SST49LF040 ，连续的
曳读写设备的访问。要启用
SST49LF040的CE＃引脚必须驱动为低电平一个时钟
周期之前LFRAME ＃被拉低。 CE ＃必须
内部写（擦除或编程）期间保持低电平
操作。该设备将进入待机模式，当
内部写操作完成， CE ＃为高电平。
设备操作
在LPC模式采用了5信号通信接口，
4位地址/数据总线， LAD [ 3：0] ，以及控制线，
LFRAME ＃ ，以控制SST49LF040的操作。
循环式操作，如存储器读和内存
写在英特尔低引脚数定义的接口Specifi-
阳离子， 1.0版。 JEDEC标准SDP （软件
数据保护）编程和擦除命令
序列被引入到标准的LPC MEM-
ORY周期。参见图12到图17的时序dia-
克的命令序列。
LPC信号通过4位地址/数据总线上传送
支（LAD [3： 0]） ，并按照特定的顺序，这取决于
无论是读或写操作。该标准
LPC存储器周期在表18中定义。
无论LPC读写操作开始以类似的方式
如图10和图11的时序图。主人
（这是这里用来描述设备驱动的术语
LFRAME ＃
该LFRAME ＃标志着一个框架或端接的开始
化一个破碎的画面。断言LFRAME ＃为一个或
更多的时钟周期和驾驶上的有效START值
LAD [ 3：0]将启动设备的操作。该设备将进入
当完成内部操作的待机模式
和LFRAME ＃为高电平。
设备存储器硬件写保护
顶Boot锁定（ TBL ＃ ）和写保护（WP ＃ ）引脚
提供的设备的硬件写保护的MEM
储器中的SST49LF040 。该TBL ＃引脚用于写出的
最高内存TECT 16引导扇区（ 64 K字节）
地址范围为SST49LF040 。 WP ＃引脚写亲
tects在闪速存储器的剩余扇区。
2001硅存储技术公司
S71213-00-000 11/01 562
9
