AD7654
CS
=
RD
= 0
t
1
CNVST
它是在第一个转换的半只读
阶段。这样就避免了电压之间的任何潜在馈通
数字接口和最关键的模拟的瞬态
转换电路。
t
16
忙
t
4
t
3
EOC
t
10
t
17
数据总线
上一个频道一个
或B
前一个通道B
或新A
新A
或B
该BYTESWAP引脚允许无缝连接到一个8位总线。
如图13所示，最低有效字节是D上输出[7：0 ]和
最高位为D上输出[15 ： 8 ]当BYTESWAP低。当
BYTESWAP高，低位和高位字节交换，所述
LSB是D输出的[15 ： 8 ] ，而MSB是D输出的[ 7 ： 0 ] 。
通过连接BYTESWAP到地址线， 16位数据
可以读取在两个字节上的任一D [ 15：8]或D [7：0 ] 。
图10.主并行数据时序读 -
荷兰国际集团（连续读取）
CS
CS
RD
字节
RD
引脚D [ 15：8]
忙
高阻
高字节
低字节
高阻
t
18
数据总线
当前
转变
t
18
高字节
t
19
高阻
引脚D [ 7：0]
高阻
低字节
t
18
t
19
图13. 8位并行接口
CS
图11.从并行数据时序读
（阅读转换后）
CS
= 0
CNVST ， RD
t
1
t
12
t
11
t
13
RD
t
10
EOC
忙
A / B
数据总线
高阻
通道A
通道B
高阻
t
4
t
3
t
18
t
20
图14. A /
B
读书频道
前
转变
数据总线
t
18
t
19
图12.从并行数据时序读
（转换期间读取）
并行接口
的A / B的详细功能图15说明。
当高，从通道A中的数据可在数据总线上。
当为低电平时，数据总线，现在进行的B通道输出
需要注意的是通道A可以立即读取后转换
DONE （ EOC ），而B通道仍处于转换阶段。
串行接口
的AD7654被配置为使用并行接口（图10）
当SER / PAR为低。该数据既可以读
每个转换，这是在随后的捕获阶段之后
通道或其它通道的转换过程中，或在随后的
转换，如图所示，分别在图11和12中。当
在转换过程中的数据被读出，但是，推荐
的AD7654被配置为使用串行接口时的
SER / PAR保持高电平。的AD7654输出32位数据，
MSB首先，在SDOUT引脚。通道被顺序
输出由A / B控制。当高，通道A输出
第一;当低，信道B为输出第一。不同于并行
–16–
第0版
