AD7654
1000
正常
100
功耗 - 毫瓦
转换过程由本身运行。但是应当指出的是，
模拟输入的时候有BUSY变为低电平得到解决。另外，在
电时，
CNVST
应提请低，一旦启动
转换过程。在这种模式下， AD7654可以有时
运行速度比在脉冲保证范围稍快
444 kSPS的模式。此功能不会在普通模式下存在的。
虽然
CNVST
是一个数字信号，它应该被设计成具有
特别小心以快速，干净的边缘和水平，并且具有最小
过冲和下冲或振铃。
对于应用中的SNR是临界的
CNVST
信号
应该具有非常低的抖动。一些解决方案来实现这一要
使用专用的振荡器，用于
CNVST
代或者，至少要
时钟它带有一个高频低抖动时钟，如图5 。
t
9
10
冲动
1
0.1
1
100
10
采样率 - kSPS时
1000
图7.功耗与采样率
转换控制
RESET
图8示出了转换的详细时序图
流程。的AD7654由信号控制
CNVST ，
哪
启动转换。一旦启动，它不能被重新启动或
中止，即使掉电输入的PD ，直到转换
西昂完成。该
CNVST
信号独立操作的
该
CS
和
RD
信号。在A0信号是MUX选择显
最终该选择哪一个输入信号进行采样。当
高， INx1选择和时低， INx2被选择，其中x是
A或B应当注意的是，这个信号不应该
在转换器的采集阶段改变。
t
2
t
1
CNVST
忙
数据总线
t
8
CNVST
图9.复位时序
数字接口
t
14
t
15
A0
忙
t
3
t
4
该AD7654具有一个多功能数字接口;它可以连接
与主机系统通过使用一个串行或并行的接口。
串行接口被复用的并行数据总线上。该
AD7654数字接口，可容纳3 V或5 V逻辑
通过简单地连接AD7654的OVDD电源引脚到
主机系统接口的数字电源。
信号的
CS
和
RD
控制接口。时中的至少一
这些信号为高电平时，接口输出处于高阻抗状态。
通常情况下，
CS
允许多回路的每个AD7654的选择
应用和保持低电平在单个AD7654设计。
RD
is
通常用于使在数据总线上的转换结果。
在并行模式下，信号A / B可读取任意选择
通道A或通道B的输出，而在串行模式中，
信号A / B控制哪些声道输出第一。
EOC
t
10
t
5
t
11
t
12
转换
t
13
t
6
CONVERT B
获得
兑换
模式
获得
t
7
t
8
图8.转换控制
在脉冲模式下，转换可以自动启动。如果
CNVST
保持低BUSY为低电平时， AD7654的控制时，
采集阶段，并自动启动一个新的转换
版本。通过保持
CNVST
低， AD7654保持
第0版
–15–
