3.6.3
串行数据输入（ DIN ）
DIN的数据格式是一样的，DOUT ，其中MSB被接收的第一对FS的下降沿。在一个数据
帧，该数据字是输入数字信号到DAC通道。如果（15 + 1）比特的数据格式时，最低位（ D0）的
设置为1 ，以从连续数据传输模式到编程模式切换。在控制帧中，数据是
的控制和配置数据，设置该设备的特定功能，如在第3.9节中所述，控制
寄存器编程。
3.6.4
帧同步FS
帧同步信号（ FS）的表示该设备已准备好发送和接收数据。 FS是一个输出，如果M / S引脚
连接到HI （主模式）和输入如果M / S引脚连接到LO （从机模式） 。
数据在FS信号的下降沿有效。
FS的频率被定义为TLV320AIC14的采样速率和由主时钟MCLK衍生
为遵循（见第3.1工作频率为详细说明） ：
FS = MCLK / （ 16 ×P
×
N
×
M)
0
SCLK
1
14
15
16
16个SCLK
FS
DIN / Dout的
（16位）
D15
最高位
D14
D2
D1
最低位
D0
图3-5 。时序FS的图
3.6.5
级联模式和帧同步延迟（ FSD）
在级联模式下， DSP接收来自主，虽然大师的FS的所有帧同步脉冲。大师的FSD
被输出到所述第一从与所述第一从站的FSD被输出到第二从设备等等。图3-7显示
4 TLV320AIC14s ，其中最近的一个以DSP是主，其余的级联是奴隶。消防处输出
每个装置的输入到后续设备的FS的终端。图3-8显示了FSD时序
级联。
3.6.6
单机奴隶
在独立的从动连接，将FS和SCLK输入他们需要在其中被彼此同步
根据第3.1节（工作频率）进行编程。 FS和SCLK输入不要求
同步到MCLK输入，但必须保持活动在任何时候都保证连续采样的数据转换器。
FS是输出为初始132 MCLK ，它必须保持较低。 DSP需要保持FS低或高阻抗状态，此
期间避免FS争。
3.6.7
异步采样
（在级联编解码器以不同取样频率）
不同的编解码器之间的连接AIC14的SMARTDM支持不同的采样频率，级联
以一个串行端口。在这种情况下，所有的编解码器需要工作在同一fdrequency是这样的频率进行采样
FS的信号。然后各解码器的期望的采样频率由D2 -D0计算控制寄存器3的有关
例如： FS1和FS2是所需的采样率分别CODEC1和CODEC2 ：
3–6
