IOVDD IOVDD
TLV320AIC14
BIAS
M / S
消防处
MICIN
0.1
F
INP1
0.1
F
INM1
0.1
F
INP2
0.1
F
INM2
0.1
F
OUTP1
600
1
F
1
F
OUTM1
MCLK
RESET
PWRDN
SDA
SCL
DVDD
3.3 V模拟电源
0.1
F
模拟GND
3.3 V模拟电源
0.1
F
模拟GND
DRVSS
AVSS
IOVDD
DRVDD
IOVSS
0.01
F
0.1
F
1
F
数字GND
3.3 V数字电源
AVDD
DVSS
0.01
F
0.1
F
1
F
数字GND
从DSP
SCLK
CLKX
由DSP或
另一个时钟源
从DSP
从DSP
IOVDD
1 k
DOUT
DIN
FS
FSR
DX
DR
CLKR
FSK
1 k
1 k
麦克风
TLV320C5X
600
1.8 V数字电源
图5-20 。伪差分麦克风输入（外部共模）
5.12布局以及TLV320AIC14接地指南
TLV320AIC14有一个内置的模拟抗混叠滤波器，其提供抑制外部噪声的高频率的
可耦合到器件中。数字滤波器具有高出来的带外衰减也拒绝外部噪声。如果
差分输入可用于ADC的信道，然后在共模信号中的噪声也被拒绝了
TLV320AIC14的高共模抑制比。使用外部共模麦克风输入还有助于拒绝外部
噪声。但是提取TLV320AIC14的最佳性能，必须注意在主板设计和布局
以避免外部噪声的耦合到器件中。
TLV320AIC14支持时钟频率高达100兆赫。避免了快速开关的数字信号耦合到
模拟信号，数字和模拟部分应该分开在黑板上。在TLV320AIC14的数字和
模拟引脚处于分离状态，以帮助这样的电路板布局。独立的模拟接地层应采用的
电路板的模拟部分。模拟和数字接地层应仅在一个地方被短路尽可能接近
TLV320AIC14越好。没有数字走线应TLV320AIC14下运行，以避免外部的数字噪声耦合
到器件中。因此建议有运行下面的TLV320AIC14模拟接地层。电源
去耦靠近电源引脚，优选地，用0.1
F
陶瓷电容器和10
F
钽电容
下面吧。接地引脚应连接到接地平面尽可能接近到TLV320AIC14 ，所以
以最小化在所述路径中的任何电感。由于MCLK预计是非常高的频率的信号，它是
最好与数字地屏蔽它。用于ADC的差分输入模式，则差分信号的最佳性能
应靠近被路由到彼此以类似的方式，使噪声耦合的两个信号是相同的，并
可以由该装置被拒绝。
5–13
