2.7.5
帧同步延迟（ FSD ）功能，级联模式
在级联模式下， DSP必须能够根据显示的寄存器映射来确定主站和从站
附录A中的级联的每个器件包含一个3位级联寄存器（ D15 -D13中的寄存器地址），其具有
被编程的ACD （自动级联检测）同一个地址值等于其在位置
在设备的上电初始化级联（见2.1.11 ） 。主的器件地址总是
等于在级联从站的数目。例如，在图2-15 ， D15 - D13的高手会
011,
as
表A - 1 （附录A）第4行显示。在DSP接收来自主虽然所有帧同步脉冲
大师的FS 。主FSD被输出到第一从和第一从FSD被输出到第二从设备
等等。图2-15显示了4 TLV320AIC11s级联，其中最接近的DSP是主，
剩下的都是奴隶。每个器件的FSD输出被输入到后续设备的FS的终端。
图2-16示出了在级联中的FSD时序。
CLKOUT
DX
DR
（或主时钟源）
MCLK
FSX
FSR
FS
DIN
DOUT
MCLK
DIN
DOUT
FS
消防处
SLAVE 2
M / S
SCLK
MCLK
DIN
DOUT
FS
消防处
SLAVE 1
M / S
SCLK
MCLK
DIN
DOUT
消防处
FS
从机0
M / S
SCLK
CLKX
CLKR
TMS320UC54x
消防处
主
SCLK M / S
DVDD
图2-15 。级联方式连接（以DSP接口）
P
法师FS
M
P
S2
P
S1
P
S0
S
M
S
S2
S
主FSD ，
从站2 FS
32个SCLK
从站2 FSD ，
从站1 FS
32个SCLK
从站1 FSD ，
从机0 FS
32个SCLK
从机0 FSD
（见注）
32个SCLK
注：从0 FSD应由开放。
图2-16 。主从帧同步时序
2–12
