2.1.5
抗混叠滤波器
内置的抗混叠滤波器具有70 kHz的3 - dB截止频率。
2.1.6
Σ-Δ ADC
所述Σ-Δ模拟到数字转换器是一个Σ-Δ调制器以128倍过采样。该ADC提供
高分辨率，采用过采样技术的低噪声性能。由于过采样采用，只
单极RC滤波器所需的模拟输入。
2.1.7
抽取滤波器
抽取滤波器减少数字数据速率的采样速率。这是通过使用一个比抽选完成
1:64 。抽取滤波器的输出是一个16位的二进制补在选定的采样速率数据字时钟
对于该特定的数据信道。该滤波器的带宽为0.45
×
FS和呈线性变化关系的采样率。
2.1.8
Σ-Δ型DAC
Σ-Δ数字 - 模拟转换器是一个Σ-Δ调制器以128倍过采样。该DAC提供
高分辨率，采用过采样技术的低噪声性能。
2.1.9
插值滤波器
内插滤波器重采样的数字数据以64倍的输入采样率的速率。高速数据
从内插滤波器的输出然后在西格玛 - 德尔塔DAC的使用。该滤波器的带宽为0.45 X FS和规模
线性采样率。
2.1.10模拟和数字环回
模拟和数字环回提供了测试调制解调器数据的ADC / DAC通道的手段，可用于
内电路系统级测试。模拟环回路由将DAC的低通滤波器的输出为模拟输入，其中
它然后由ADC转换成数字字。该数字环路的路由ADC输出到DAC的输入的
装置。模拟环回被写入启用
01
以位D7和D6分别控制寄存器3.数字环回
通过写启用
10
以位D7和D6的控制寄存器3 （见附录A） 。
2.1.11 FIR溢出标志
抽取器的FIR滤波器设置一个溢出标志（ D7位）在控制寄存器1 ，以指示所输入的模拟信号具有
超过内部抽取滤波器的计算的范围内。当FIR溢出标志已经在设置
注册，它会保持到寄存器由用户读取。看完这个值将重置溢出标志。
如果发生的FIR溢出，则输入信号必须由在PGA或一些其他方法或者衰减。
2.1.12旁路模式
提供了一个选项，以绕过的抽取和内插滤波器FIR滤波器部分。这个模式被选择
通过比特D1和控制寄存器1的D2和有效的FS信号的频率增大到4倍于正常
FIR滤波器输出速率。两个路径的sinc函数滤波器不能被旁路。
2–5
