CS5101A CS5102A
校准
该CS5101A的或能力的CS5102A到
转换精确到16位明确地依赖于
它的比较器和DAC的精度。每
器件采用一个"auto - zeroing"方案为null
误差由比较器引入的。所有的偏移
存储在电容器阵列上，而在
跟踪模式，并从有效减
当启动转换的输入信号。
自动调零提高电源抑制在
的频率远低于转换率。
要实现16位精度的DAC时，
CS5101A及CS5102A使用一种新颖的自校准
化方案。所示的每一位电容器
图1实际上是由几个电容
平行的，可被操纵以调节
总重一点。一个片上微控制器
精确调节每个电容器，分辨率
的18比特。
该CS5101A及CS5102A应归零
在上电时，于是开始进行校准周期。
那么该设备的存储校准系数
在片上SRAM 。当CS5101A和
CS5102A是在掉电模式（休眠
低） ，它们保留在校正系数
存储器，并且不必重新校准也不 - 时
MAL恢复运行。
轨迹模式。允许一个短的时间之后
采集，设备将准备另一
转换。
相反，独立的系统轨迹 - 和 -
保持和A / D转换器，一个采样时钟可以
简单地连接到HOLD输入。该
该时钟的占空比并不关键。保持
输入被内部地锁存由主时钟，所以
它只需维持在较低水平的1 / f
CLK
+ 20纳秒，但没有
大于最小转换时间减去更长
两个主时钟或一个额外的转换赛扬
第一百会随着时间的不足启动
采集。在自由运行模式下， SCKMOD =
OUTMOD = 0，则设备将在一个速率转换
CLKIN / 80 ，而保持输入被忽略。
与任何高分辨率的A-到-D系统，它是
建议取样同步到
为了最大限度地减少在主系统时钟
时钟馈通效应。然而，该
CS5101A及CS5102A可以完全操作
异步主时钟，如果有必要的。
跟踪输入
在完成一个转换周期的
CS5101A及CS5102A立即返回
轨迹模式。在CH1 / 2引脚直接控制
输入开关，并因此直接阻止 -
矿井的通道将被跟踪。理想情况下，该
CH1 / 2引脚应在转换过程中可以切换
锡永周期，从而徒劳无功的输入多路复用器
开关时间，并且在保证稳定的输入
收购的开始。然而，如果将CH1 / 2
在采集阶段控制变更，
充足的粗充细充电时间一定要
开始转换之前被允许。
当CS5101A或CS5102A进入track-
荷兰国际集团模式，它使用一个内部输入缓冲器
放大器，以提供大量的电荷的
电容器阵列（粗电荷） ，从而降低
当前负载上的外部模拟电路。
粗负责在内部启动了6个时钟
个循环的每一个转换结束。缓冲区
13
操作概述
单片设计和固有的采样架构设计师用手工
tecture使CS5101A及CS5102A
使用极为方便。
启动转换
在HOLD引脚上的下降沿的地方
输入在保持模式和启动转换
周期。中的电荷被捕获在电容器AR-
射线的瞬间HOLD变为低电平。该设备将
内66样品的完全转化
主时钟周期，然后自动返回到
DS45F2
